SUPERSCALAR MICROPROCESSOR

Publication number: JP7182160 (A)

Publication date: 1995-07-21

Inventor(s): DEIBITSUDO BII UITSUTO; UIRIAMU EMU JIYONSON +
Applicant(s): ADVANCED MICRO DEVICES INC +

Classification:

- international: G06F9/30; G06F9/302; G06F9/32; G06F9/38; G06F9/30; G06F9/32; G06F9/38; (IPC1-7): G06F9/38;


G06F9/302; G06F9/32; G06F9/38; (IPC1-7): G06F9/38; G06F9/38

- European: G06F9/302; G06F9/30F; G06F9/30T2; G06F9/32C; G06F9/38E; G06F9/38E2; G06F9/38F2E; G06F9/38F2E; G06F9/38F2

G06F9/38T Application number: JP19940263317 19941027 Priority number(s): US19930146382 19931029

Abstract of JP 7182160 (A)

PURPOSE: To process instructions in parellel by providing a common register life for reaching an already used instruction result from a common recordance for used by both an integer functioning recorder buffer used by both an integer functioning recorder buffer used by both an integer functioning CONSTITUTION. Relating to the architecture of a microprocessor 200, an integer functioning until 226 include pluria waiting testion 220 and 230, and they are pluria waiting testion 220 and 230, and they are formed to the control of the disorderly instructions and the execution of the disorderly instructions and the execution of the disorderly instructions are processed in parallel.



Also published as:

図 US5651125 (A) 図 US5574928 (A)

P JP3670039 (B2)

DEP0651321 (A1)

DEP0651321 (B1)

more >>

Data supplied from the espacenet database - Worldwide

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/38

(21)出顧番号

(22) 出層日

(32) 優先日

(31) 優先権主張器号 146882

(33) 優先権主盟国 米国 (US)

310 F

350 A

特顯平6-263317

1993年10月29日

平成6年(1994)10月27日

審査請求 未請求 請求項の数27 OL (全 46 頁)

(71)出職人 591016172

アドパンスト・マイクロ・ディパイシズ・ インコーポレイテッド

ADVANCED MICRO DEVI

CES INCORPORATED アメリカ合衆国、94088-3453 カリフォ

ルニア州、サニィペイル、ピィ・オゥ・ボ

ックス・3453、ワン・エイ・エム・ディ・ プレイス (番地なし)

(74)代理人 弁理士 深見 久郎 (外3名)


長終百に続く

(54) 【発明の名称】 スーパースカラマイクロプロセッサ

(57)【要約】

【目的】 高性能のスーパースカラマイクロプロセッサ を提供する。

【構成】 上記マイクロプロセッサ200は、高件能主 データ処理バスを共有する整数機能ユニットと浮動小数 点機能ユニットとを含む。整数ユニットと浮動小数点ユ ニットは、共通リオーダバッファ、レジスタファイル、 分岐予測ユニットおよびロード/ストアユニットも共有 し、これらはすべて同じ主データ処理バス上にある。命 会およびデータキャッシュが主メモリに、この間の通信 を扱う内部データアドレスバスを介して結合される。命 令デコーダが命令キャッシュに結合され、1マイクロプ ロセッササイクルにつき複数の命令をデコードすること ができる。命令は推論順にデコーダから発行され、投入 および完了は順序通りでない。命令はリオーダバッファ からレジスタファイルに順序通りに格納される。機能ユ ニットは複数のデータ幅を示すオペランドを収容する。



【特許請求の範囲】

【請求項1】 スーパースカラマイクロプロセッサであ

って、

同じマイクロプロセッササイクル中に複数の命令をデコードするための複数命令デコーダを含み、前記デコーダ は同じマイクロプロセッササイクル内に基数および浮動 小数点命令の両方をデコードし、さらに前記デコーダに 結合されるデーク処理バスと、

前記データ処理バスに結合される整数機能ユニットと、 前記データ処理バスに結合される浮動小数点機能ユニッ トと

前記リオーダバッファに結合されて、前記リオーダバッファから用済とされた命令結果を受入れる共通レジスタファイルとを含む、スーパースカラマイクロプロセッ

ッ・ 【請求項2】 前記整数機能ユニットが少なくとも1つ の待合わせステーションを含む、請求項1に記載のマイ クロプロセッサ。

【請求項3】 前記整数機能ユニットが2つの待合わせ ステーションを含む、請求項1に記載のマイクロプロセッサ。

【請求項4】 前記浮動小数点機能ユニットが少なくと も1つの待合わせステーションを含む、請求項1に記載 のマイクロプロセッサ。

【請求項5】 前記浮動小数点機能ユニットが2つの待合わせステーションを含む、請求項1に記載のマイクロプロセッサ.

【請求項6】 前記データ処理バスが、

複数のopコードバスと、

複数のオペランドバスと、

複数の命令タイプバスと、

複数の結果バスと、

複数の結果タグバスとを含む、請求項1に記載のマイク

ロプロセッサ。 【請求項7】 前記オペランドバスがオペランドタグバ

スを含む、請求項6に記載のマイクロプロセッサ。 【請求項8】 前記デーク処理バスが予め定められたデータ幅を示し、前記リオーグバッファが、前記データ処理 理バス幅に等しい幅を示すエントリと、前記データ処理

【請求項9】 前記デコーグが、プログラム順に整数お なび浮動小数点命令の両方を発行するための発行手段を さらに含む、請求項1に記載のマイクロプロセッサ。 「請求項10】 前記デーク通信バスに結合されて、前 記整数機能ユニットと前記浮動小数点機能ユニットによ って共有される分岐予測機能ユニットをさらに含む、請求項1に記載のマイクロプロセッサ。

【請求項11】 前記浮動小数点機能ユニットが、複数 のサイズを示すオペランドを処理する、請求項1に記載 のマイクロプロセッサ。

【請求項12】 前記浮動小数点機能ユニットが、単精 度/倍精度浮動小数点機能ユニットを含む、請求項1に 記載のマイクロプロセッサ。

【請求項13】 前記複数命令デコーダが、1マイクロ プロセッササイクルにつき4つの命令をデコードするこ とができる。請求項1に記載のマイクロプロセッサ。

【請求項14】 前記マイクロプロセッサを、命令およびデータがストアされる外部メモリにインタフェースさせるためのパスインタフェースユニットと、前記パスインタフェースユニットに結合される内部アドレスデータ通信バスと、

前記デーク処理パスに結合されて、そこからロードおよ びストア命令を変更るためのロード/ストア機能ニーットは、前配 内部アドレスデータ通信パスに結合されて、前配外部メ キリに前記ロード/ストア機能ユニットは、前配 よりに前記ロード/ストア機能ユニットアクセスを与 え、さらに前記中部ドアトンデータ通信パスとはたが前記 デコーダに結合されて、前配デコーダに命令複を与える 命令キャッシュー

前記内部アドレスデータ通信バスおよび前記ロード/ストア機能ユニットに結合されるデータキャッシュとをさらに含み.

前記内部アドレスデータ通信バスは、アドレスおよびデ ータ情報を前記外部メモリ、前記命令キャッシュおよび 前記データキャッシュ間で通信する、請求項1に記載の マイクロプロセッサ、

【請求項15】 命令およびデータを前記マイクロプロセッサに与えるための外部メモリと組合わされる、請求項16計能のマイクロプロセッサ.

【請求項16】 前記複数のオペランドバスが、オペランドおよびオペランドタグの両方がそれに伝達されるバスである。請求項6に記載のマイクロプロセッサ。

【請求項17】 スーパースカラマイクロプロセッサであって.

同じマイクロプロセッササイクル内に複数の命令をデコードするための複数命令デコーダを含み、前記デコーダ は、同じマイクロプロセッササイクル内に整数および浮 勝小数点命令の両方をデコードし、さらに前記デコーダ に結合されるデータ処理パンと、

請記デーク処理パスに結合される整数機能ユニットとを 合み、前記整数機能ユニットは、前記マイクロプロセッ サによる順子選りでない命令の実行を可能にするための 複数の符合カセステーションを含み、さらに前記データ 処理パスに結合される浮跡小数点機能ユニットを含み、 前記字動小吸丸機能ユニットは、前記マイクロプロセッ サによる順序通りでない命令の実行を可能にするための 複数の符合かセステーションを含み、さらに前記データ 処型パスに結合されて、前記整数機能エニットシほか 記評動小数点機能エニットの両方によって、そこから命 令結果を受取って命令を推飾的かつ順所通りではなく処 理することを可能にするために用いられる共通リオーダ バッファと、

前記リオーダバッファに結合されて、前記リオーダバッファから用済とされた命令結果を受入れるためのレジスタファイルと、

前記デーク処理バスに結合されて、前記整数機能ユニットおよび得動小数点機能ユニットの両方によって、コンピュータフログラム内のどの分岐が発生されるかを推論的に予測するために用いるれる分岐予測ユニットと、前記デーク処理バスに結合されて、前記整数機能ユニッ

トおよび前記浮動小数点機能ユニットの両方によって、 情報のロードおよびストアを可能にするために用いられるロード/ストア機能ユニットとを含む、スーパースカラマイクロプロセッサ。

【請求項18】 前記データ処理バスが、

複数のopコードバスと、

複数のオペランドバスと、

複数の命令タイプバスと、

複数の結果バスと、

複数の結果タグバスとを含む、請求項17に記載のマイ クロプロセッサ。

【翻歌項19】 前記オペランドバスがオペランドタグ バスを含む、請歌項17に配載のマイクロプロセッサ。 「翻歌項20〕 前記データ処理バスが子め渡められた データ幅を示し、前記リオーグバッファが、前記データ処理バス個に等しい幅を示すエンリと、前記データ処理/区域に等しい幅を示すエンリと、前記データ処理/区域で大学であためのメモリ手段を含む、請求項17に記載 のマイクロプロサッサ。

【請求項21】 前記デコーダが、プログラム順に整数 および浮動小数点命令の両方を発行するための発行手段 をさらに含む、請求項17に記載のマイクロプロセッ

【請求項22】 前記浮動小数点機能ユニットが、複数 のサイズを示すオペランドを処理する、請求項17に記 載のマイクロプロセッサ。

【請求項23】 前記浮動小数点機能ユニットが、単精 度/倍精度浮動小数点機能ユニットを含む、請求項17 に記載のマイクロプロセッサ。

【請求項24】 前記複数金弁デコーグが、1マイクロ プロセッササイクルにつき4つの命令をデコードするこ とができる。請求項17に記載のマイクロプロセッサ。 【請求項25】 前記マイクロプロセッサを、命令およ びデークがストアされる外部メモリにインタフェースさ せるためのバスインタフェースユニットと、 前記バスインタフェースユニットに結合される内部アド レスデータ通信バスと、

前記内部アドレスデータ通信バスおよび前記デコーダに 結合されて、前記デコーダに命令源を供給する命令キャッシュと。

前記内部アドレスデータ通信バスおよび前記ロード/ストア機能ユニットに結合されるデータキャッシュとをさ よに会み

前記内部アドレスデータ通信バスは、前記外部メモリ、 前記命令キャッシュおよび前記データキャッシュ間でア ドレスおよびデータ情報を通信する、請求項17に記載 のマイクロプロセッサ。

【請求項26】 前記マイクロプロセッサに命令および データを与えるための外部メモリと組合わされる、請求 項17に記載のマイクロプロセッサ。

【請求項27】 前記複数のオペランドバスが、オペランドおよびオペランドタグの両方がそれに伝達されるバスである、請求項18に記載のマイクロプロセッサ。 【発明の詳細な説明】

[0001]

【発明の背景】この発明は一般にマイクロプロセッサに 関し、より特定的には高性能スーパースカラマイクロプロセッサに関する。

【00021他の多くの近代技術分野に関係に、マイクロプロセッサの設計も、技術者および科学者が常に遠度、効率および性能を高かようと別科学者が常に遠するかわな力方法は、マイクロプロセッサは2つのクラス、すなわちな力きはバイクトルプロセッサは1つのクラス、すなできる。最も初期のスカラプロセッサは、1マシンサイクルにつき最大で1の命令を処理する、いかゆる「スーパースカラ」プロセッサで、10とフ・グイクルトで20時」では、1を上回る。スカラプロセッサと対照的に、ベクトルプロセッサは4名マシンサイクル中に比較的に、ベクトルプロセッサは4名マシンサイクル中に比較的に、ベクトルプロセッサは4名マシンサイクル中に比較的たちが低のアレを特別でかる。

【0003】ベクトルプロセッサは処理効率を追求する のにデータ並列性に頼り、一方スーパースカラプロセッ サは動作の効率を高めるのに命令並列性に頼る。命令並 列性は、命令を並列に処理することを可能にするこのよ うな命令シーケンスの固有の特性と考えることができ る。対照的に、データ並列性はその要素を並列に処理す ることを可能にするデータの流れの固有の特性と見るこ とができる。命令並列性は、命令の特定のシーケンスが 示す従属性の数に関連する。従属性とは、ある特定の命 令が別の命令の結果に依存する程度と定義される。スカ ラプロセッサでは、ある命令が別の命令に対する従属性 を示すと、一般に、その命令が実行のために機能ユニッ トに渡され得る前にその従属性を解決しなくてはならな い。この理由のため、従来のスカラプロセッサは、プロ セッサがこのような従属性の未処理の解決を待つ間の望 ましくない時間遅延がある。

【0004】ここ数年、プロセッサおよびマイクロプロ セッサによる命令の実行を高速化するためにいくつかの アプローチがとられてきた。現在でもマイクロプロセッ サで広く用いられているアプローチの1つは、パイプラ イン化である。パイプライン処理では、1)命令のフェ ッチ、2)命令のデコードおよびオペランドの収集、な らびに3)命令の実行および結果のライトバックの3つ のマイクロプロセッサの動作が処理を速くするために重 わられる 組立ラインのアプローチがとられる。言い機 えれば、それぞれのマシンサイクルにおいて命令1がフ ェッチされ、命令1がデコードされる。命令1がデコー ドされ、そのオペランドが集められている間、命令2が フェッチされる、命令1が実行され、その結果が書込ま れる間、命令2はデコードされ、そのオペランドが集め られ、命令3がフェッチされる。実用において、組立ラ インのアプローチは、上述したよりも多くの組立ライン ステーションに分けられることがある。パイプライン技 術のより詳細な議論は、ディー・ダブリュー・アンダー ソン (D. W. Anderson) らによる、1967年1月、I BMジャーナル第11巻の8-24頁。「IBMシステ ム/360モデル91:マシンフィロソフィ」("The IBM System/360 Model 91:Machine Philosophy") に記 載される。

【0005】以下の定機は、本明細書中、明確を期するためた述べるものである。「発行」とは、命令を命令デ
スーケから機能エニットに送る動性のことである。「発行」とは、命令を参考 入」とは、命令を機能ユニット内での実行の状態に置く 動性である。「完了」とは、命令が実行を終えて、その 動操が利用可能であるともに変われるものである。命 令の結果がレジスタファイルに書込まれるとき、命令は 「用尽」されると言う。これはまた、「ライトバック」 とも結する。

【0006】ウィリアム・ジョンソン (William Johnso n)による最近の募集「スーパースカラマイクロプロセッ サ影計: ("Superscalar Microprocessor Design", 1 991年、プレンティス・ホール社 (Prentice-Hall, I nc.)) では、実用的なスーパースカラマイクロプロセッ サの設計に関していくつかの一般的な考察が述べられて いる。図1は、このジョンソンの著書で説明されている スーパースカラマイクロプロセッサの実現例を示すマイ クロプロセッサ10のブロック図である。マイクロプロ セッサ10は、整数演算を処理するための整数ユニット 15と、浮動小数点演算を処理するための浮動小数点ユ ニット20とを含む。整数ユニット15および浮動小数 点ユニットの各々は、それぞれ別個で専用の命令デコー ダと、レジスタファイルと、リオーダバッファと、ロー ドおよびストアユニットとを含む。より特定的には、整 数ユニット15は、命令デコーダ25と、レジスタファ イル30と、リオーダバッファ35と、ロードおよびス トアユニット (60および65)とを含み、一方浮動小 数点ユニット20は、固有の命令デコーダ40と、レジ スタファイル45と、リオーダバッファ50と、ロード およびストアユニット (75および80)とを含み、図 1に示されるとおりである。リオーダバッファはマイク ロプロセッサの推論状態を含み、一方レジスタファイル はマイクロプロセッサのアーキテクチャの状態を含む。 【0007】マイクロプロセッサ10はメインメモリ5 5に結合され、これは2つの部分、すなわち命令をスト アするための命令メモリ55Aとデータをストアするた めのデータメモリ55Bとを含むものとして考えること ができる。命令メモリ55Aは、整数ユニット15と浮 動小数占ユニット20との両方に結合される。同様に、 データメモリ55Bも、整数ユニット15および浮動小 数占ユニット20の両方に結合される。より詳細には、 命令メモリ55Aはデコーダ25およびデコーダ40に 命令キャッシュ58を介して結合される。 データメモリ 55Bは、データキャッシュ70を介して整数ユニット 15のロード機能ユニット60とストア機能ユニット6 5とに結合される。データメモリ55Bはまた、データ キャッシュ70を介して浮動小数点ユニット20の浮動 小数点ロード機能ユニット75と浮動小数点ストア機能 ユニット80とに結合される。ロードユニット60は、 データメモリ55Bから選択されたデータを整数ユニッ ト15へとロードする従来のマイクロプロセッサの機能 を実行し、一方ストアユニット70は、整数ユニット1 5からのデータをデータメモリ55Bにストアする従来 のマイクロプロセッサの機能を実行する。

【0008】コンピュータプログラムは、マイクロプロ セッサ10によって実行されるべき命令のシーケンスを 会む、コンピュータプログラムは、典型的には、ハード ディスク、フロッピィディスクまたはコンピュータシス テム内に位置される他の不揮発性記憶媒体にストアされ る。プログラムが実行されるとき、プログラムは記憶媒 体からメインメモリ55にロードされる。プログラムの 命令および関連のデータが一旦メインメモリ55内に入 れば、個々の命令を実行のために準備し、最終的にはマ イクロプロセッサ10によって実行することができる。 【0009】メインメモリ55内にストアされた後、命 令は、命令キャッシュ58を介して命令デコーダ25へ と渡される。命令デコーダ25は各命令を調べ、取るべ き適切な動作を決定する。たとえば、デコーダ25は、 特定の命令が、PUCH、POP、LOAD、AND、 OR. EX OR. ADD. SUB. NOP. JUM P. 条件付JUMP(BRANCH)または他のタイプ の命令であるかを決定する。 デコーダ58が決定した特 定のタイプの命令が存在するかに依存して、命令は適切 な機能ユニットに発行される。ジョンソンの著書で提案 されているスーパースカラアーキテクチャでは、デコー ダ25は1マシンサイクルにつき4つの命令をデコード することのできるマルチ命令デコーダである。したがっ

て、デコーダ58は4命令幅のバンド幅を示すと言え

【0010】図1に示されるように、〇P CODEバス85は、デコーゲ25と機能ユニットの名々、すなわらが破ユニット9の、算新師理装置95は近100、シフタニニット90、第十二二ット60およびストアユニット65との間に結合される。この態様で、各命令のための0アコードは適切な機能ユニットに与えられる。

[0011] ここでしばらく歯接的な説明からは離れるが、命令は、鼻塞的には以下のフォーマットで、すなわちのロード、オペランドA、オペランドB、行先レジスタという複数のフィールドを含むことが認められる。たとえば、サンアル命令ADD A、B、Cとは、レジスタAの内容をレジスタBの内容に加算し、その結果を行先レジスタCに置くことを意味するであう。各命令のロフード部分の処理は、既に上述したとおりである。ここで各金のカマイランドの理量を説明する。

3. してはおかなノンドンルを生はカラマル (日の12) 特定の命令のためのコンドが通常な機能ユニットに送られなくてはならないだけでなく、その命令のための指定されたオペランドが検索されて、機能ユニットに送られなくてはならない。特定のオペランドの値がまご計算されていなければ、機能ユニットが命令を実行できる前に、その値をまず計算して、機能ユニットに与えられなくてはならない。たとえば、現在の命令が失行の命令に発見していれば、現在の命令が失行の命令に発見していれば、現在の命令が失行の命令の結果を決定しなくてはならない。この状況を後期ととあする。

[0013]特定の命令を機能ユーットが実行するのに 必要ともれるポッシドは、レジスタファイル30また はリオーダバッファ35のいずれかによってオペランド バス110に与えられる、オペランドバス110は、機 能ユーットの名では替合される、したがって、オペラン ドバス110はオペランドを強切を機能ユーットに送 の、実用において、オペランドバス110はオペランド AおよびオペランドBのための別個のバスを含む。 [0014]機能ユニットにのョコードならびにオペランドAおよびオペランドBのための別個のバスを含む。 いは命令を実行し、その結果を、すべての機能ユニット の出力とリオーダバッファ35とに(および、後途のよ うにを機能ユニットの入力にあるそれぞれの特合わせス テーションに)結合される無果が、又115に置く。 [0015]格像能ニュットの入力にあるそれぞれの特合わせス テーションに)結合される無果が、又115に置く。 [0015]格能ニュートの入力にあるそれぞれの特合わせス

めのオペランドが機能ユニットに対してまだ利用可能で ないという意味でまど完全でない命令からの・ロコード をストアするための「特合かせステーション」が続けら れる、特合かセステーションは、後に符合かセステーションに到途する、接付でいるオペランドの大めの場所を 確保するオペランドタグとともに命令の・ロコードをス トアする、この技術は、未処理の命か符合かセステー ションでそのオペランドとともに集められている間、マ イクロプロセッサが他の命令を実行し続けることを可能 にすることによって性能を高める。図1に示されるよう に、分岐ユニット90には待合わせステーション90R が設けられ、ALU95および100には待合わせステ ーション95Rおよび100Rがそれぞれ設けられ、シ フタユニット105には待合わせステーション105R が設けられ、ロードユニット60には待合わせステーシ ョン60Rが設けられ、ストアユニット65には待合わ **せステーション65Rが設けられる。このアプローチで** は、待合わせステーションが、より初期のマイクロプロ セッサにおいて機能ユニットの入力で典型的には使用さ れていた入力ラッチの代わりに使用される。待合わせス テーションに関してのよく知られた参考文献は、196 7年1月、IBMジャーナル、第11号、25-33 頁、アール・エム・トマシュロ (R. M. Tomasulo) の 「複数の箕術装置を用いる効率的なアルゴリズム」

("An Efficient Algorithm For Expoiting Multiple Arithmetic Units") である。

【00161 先に遠べたように、スカラマイクロアロセッサでの効果的なスループットを1 てシンサイクルにつき 1 つの命をという服界まで増大するのにパイプラインを用いることができる。図1 に示されるスーパースカライクロプロセッサでは、1 マンサイクルにつき複数の命令の処理を達成するのに複数のパイプラインが用いられる。この技術を、「スーパーパイプライン化」と称する。

【0017】「レジスク用接控」と抜する別の技術した、スーパース人かマイクのプロセッサのスルーツ・を添めるために用いることができる。この技術は、命令ストリームにおける2つの命令のどちらも同レレジス 人たとは仮感とジスケ1を呼用することを要求する場合に有用である。第2の命令が第1の命令に拠していなければ、レジスタ1と呼ば第2のレジスタケルシジスタ1の代わりに第2の命令によって使用されるように関当でられる。この聴機で、レジスタ1を用いて第1であるとができる。は「などをなってかってかってかってかっている。」というなりには、命令など、大きなの令がよいできるとができる。図1に示されるスーパースカラマイクロプロセッサ10は、命令処理能力を高めるのにレジスタ再指定のアプローテを用いる。マイクロプロセッサ10においてジスタ再指定を実践する解集をは下とり評解に説明する。

【0018】上級のことから、レジスタ再指定がレジス クに対するストアの能合をなくすことが認められる。レ ジスタ再指定を実現するためた、整数ユニット15およ び浮動が残点ユニット20は、それぞれのリオーグバッ ファ35および50と関連付けるため、簡単にするから に、整数ユニット15内のリオーグバッファ35を介し てのレジスタ用指定のみを認論するが、同じ間論が浮動 が数とユニット20内の関係の関係と当てはよる。

【0019】リオーダバッファ35は、命令結果にダイ ナミックに割当てられるいくつかのストア位置を含む。 より特定的には、デコーダ25によって命令がデコード されると、その命令の結果値にリオーダバッファ35内 の位置が割当てられ、その行先レジスタ番号がこの位置 と関連付けられる。これが命令の行先レジスタ番号をリ オーダバッファ位置に効果的に再指定する。タグ、また は一時ハードウェア識別子が、結果を識別するためにマ イクロプロセッサハードウェアによって発生される。こ のタグもまた、割当てられたリオーダバッファ位置にス トアされる。レジスタにストアされていると考えられる 値を得るために、命令ストリームにおける後の命令が再 指定された行先レジスタを参照するとき、命令はその代 わりにリオーダバッファにストアされた値、または値が まだ計算されていなければその値に関するタグを得る。 【0020】リオーダバッファ35は、内容参照メモリ である。先入れ先出し (FIFO) 環状バッファとして 実現される。このことは、リオーダバッファ35内のエ ントリが、エントリを直接識別することによってではな く、エントリが含むものを特定することによって識別さ れることを意味する。より特定的には、エントリは、そ れに書込まれたレジスタ番号を用いて識別される。レジ スタ番号がリオーダバッファ35に与えられると、リオ ーダバッファはレジスタに書込まれた最新の値(または 値がまだ計算されていなければその値に関するタグ)を 与える。このタグは、リオーダバッファ35内の特定の 命令の相対的な推論位置を含む。この構成は、レジスタ 番号を与えられるとレジスタ内の値を与えるレジスタフ ァイル30を模倣している。しかしながら、リオーダバ ッファ35およびレジスタファイル30が用いる、その 中の値にアクセスするための機構はかなり異なる。 【0021】リオーダバッファ35が用いる機構では、 リオーダバッファは要求されたレジスタ番号をリオーダ

【0021】リオーダバッファ35が用いる機能では、 リオーダバッファは要求されたレジスタ番号をリオーダ バッファのすべてのエントリ内のレジスタ番号と比較す る。次に、リオーダバッファは一致するレジスタ番号を 有するエントリの値(またはタグ)を戻す。これは連起 ルックアップ技術である。対照的に、レジスタファイル 30と要求されたレジスタ番号が与えられると、レジス タファイルは単にレジスタ番号をデコードし、選択され たエントリでの値を与える。

【00221 命令デコーゲ25が命令をデコードする と、デコードもたれ命令のツースイペランドのレジスタ 番号が、リオーゲバッファ35およびレジスタファイル 30に同時にアウセス手るのに用いられる、リオーゲバ ッファ35が、そのレジスタ帯号や要求されたツースレ ジスタ那号と一般するエントリを特定ない場合には、レ ジスタファイル30内の値がソースオペランドとして選 択される。しかしながら、リオーグバッファ35が一致 するエントリを有する場合には、そのエントリ外の値が ソースオペランドとして選択される。というのはこの値 はリオーダバッファに割当てられた最も最近の値である はずだからである。値がまた計算されていないために利 用可能でなければ、その値に関するタクがそのでわわりた 選択され、オペランドとして用いられる、いずれの場合 にせよ、値またはタグが適切な機能ユニットの待合かせ ステーションにコピーされる。この手腕が、デコードさ れた命令の各々が要求する各オペランドについて行なわ れる。

【0023】 無型的な命やシーケンスでは、所与のレジ スクは何度も選立れる。この理由のため、命令かに レジスタを特定する場合には、それらの命令によって同 レジスタを特定する場合には、それらの命令によって同 ビレジスクがリオーグパッファ35の異なるエントリに 審と設まれる可能がある。この状況で正しいレジスク でイ被数の一致エントリに危地順位をつけ、特定のレジ スタ値が要求されると最も最近のエントリを戻す。この 技術によって、リオーグパッファへの新しいエントリ が、より古いエントリにとって参加。

【0025】浮動小数点ユニット20に関しては、浮動 小粉占ロード機能ユニット 75 および浮動小数点ストア 機能ユニット80に加えて、浮動小数点ユニット20は 他の機能ユニットも含むことがわかる。たとえば、浮動 小数点ユニット20は、浮動小数点加算ユニット120 と、浮動小数点変換ユニット125と、浮動小数点乗算 ユニット130と、浮動小数点除算ユニット140とを 含む。OP CODEバス145が、デコーダ40と浮 動小数点ユニット20内の各機能ユニットとの間に結合 されて、デコードされた命令を機能ユニットに与える。 各機能ユニットはそれぞれの待合わせステーション、す なわち浮動小数点加算待合わせステーション120R と、浮動小数点変換待合わせステーション125Rと、 浮動小数点乗算待合わせステーション130Rと、浮動 小数点除算待合わせステーション140Rとを含む。オ ペランドバス150は、レジスタファイル45およびリ オーダバッファ50を機能ユニットの待合わせステーシ ョンに結合して、オペランドがそれらに与えられるよう にする。結果パス155は、浮動小数点ユニット20の すべての機能ユニットの出力をリオーダパッファ50に 結合する。リオーダパッファ50はレジスクファイル4 5に結合される。リオーダパッファ50およびレジスク ファイル45には、したがって、先に整数ユニット15 に関して影明したのと同じ原数で結果が与えられる。

に関して迎明したのと同じ服務で簡素か与えられる。 [0026] 整数リオーグバッファうちは160元ント リを保持し、浮動小数点リオーグバッファ50は8のエ ントリを保持する。整数リオーグバッファ50は8のエ シトリを持ちる。整数リオーグバッファ50は、 かい数点リオーグバッファ50は、 をオコマンンサイク ルにつき2つの情報をそれぞれのレジスタファイルに格 結ずることができる。

【0027】マイクロプロセッサがデコードされた命令 を順序通りに投入する(「順序通りの投入」)ように制 約されると、マイクロプロセッサは、デコードされた命 令が資源の競合を発生する(すなわち2つの命令の両方 がR1レジスタを使うことを要求する)と常に、または デコードされた命令が従属性を有すると、命令のデコー ドを停止しなくてはならない。対照的に、「順序通りで ない投入」を用いる図1のマイクロプロセッサ10は、 デコーダ25を実行ユニット (機能ユニット) から分離 することによって、このタイプの命令の投入を達成す る。これは、リオーダバッファ35および機能ユニット にある 上述の待合わせステーションを用いて分配命令ウ ィンドウを効果的に確立することによって行なわれる。 この態様で、デコーダは、命令を直ちに実行できなくて も、命令をデコードし続けることができる。命令ウィン ドウは、マイクロプロセッサが、先に進み命令を実行し 続けながらそこから引出すことのできる命令のプールと して作用する。したがって、命令ウィンドウによってマ イクロプロセッサに先見能力が与えられる。従属性がク リアされてオペランドが利用可能になると、ウィンドウ 内のより多くの命令が機能ユニットによって実行され、 デコーダはさらに多くのデコードされた命令でウィンド ウを充満し続ける。

【0028】マイクロプロセッサ10は、その性能を高めるために分岐予測ユニット90を含む。プログラムの

命令ストリームにおける分岐がマイクロプロセッサの命 今をファッチする能力を妨げることはよく知られてい る。これは、分岐が起こると、フェッチャがフェッチす べき次の命令が分岐の結果に従属するからである。ユニ ット90等の分岐予測ユニットがなければ、マイクロブ ロセッサの命令フェッチャは機能停止となるか、または 正しくない命令をフェッチする恐れがある。このこと は、マイクロプロセッサが命令ウィンドウ内の並列に実 行する他の命令を探しあてる可能性を減じてしまう。ソ フトウェア分岐予測ではなく、ハードウェア分岐予測が 分岐予測ユニット90では用いられて、命令のフェッチ の間に起こる分岐の結果を予測する。言い換えれば、分 岐予測ユニット90は、分岐が発生されるべきであるか 否かを予測する。たとえば、先行の分岐結果の実行の間 歴を保持するために分岐先バッファが用いられる。この 履歴に基づいて、特定のフェッチされた分岐の間、フェ ッチされた分岐命令がどの分岐をとるかに関して決定が

【0029】ソフトウェアが映予測もまた、分域の結果を予測するのに用いることができることが認められる。このが映予測のアプローチでは、プログラムにおける各分検にいくつかのテストが行なわれて、統計的にどの映予測技術は、典型的にはプログラム自体に好ましい分娩時測技術は、典型的にはプログラム自体に好ましい分娩結果に関して統計的な分娩予測情報を組込むことを行う、コト別(分娩等)が、マイクロプロセッサがそのコード列を実行するのが遠切であることを確信する前に実行されるマイクロプロセッサが配針の実用に、「推論実行」という目譜がしたほどが囲出れて、「推論実行」という目譜がしたほどが開発がしたほどが開発がした。

[0030] スーパースカラマイクロプロセッサの動作 を理解するために、パイプラインの各ステージ、すなわ カフェッチ、デコード、実行、ライトバックおよび結果 コミットでのスカラおよびスーパースカラマイクロプロ セッサを比較することが有用である。以下の表1はこの ような比較を示す。

[0031]

【表1】

| パイプライン | パイプライン化された | パイプライン化されたスーパー スカラプロセッサ (投入および | | |
|--------|-----------------------------|---|--|--|
| 段 階 | スカラプロセッサ | 完了は順序通りでない) | | |
| フェッチ | 1つの命令をフェッチする | 複数の命令をフェッチする | | |
| デコード | 命令をデコードする | 命令をデコードする | | |
| | レジスタファイルからオベ ランドにアクセスする | レジスタファイルおよびリオー ダバッファからオペランドにア クセスする | | |
| | 機能ユニット入力ラッチに オペランドをコピーする | 機能ユニット待合わせステーションにオペランドをコピーする | | |
| 実 行 | 命令を実行する | 命令を実行する 結果パスに対して関停する | | |
| | レジスタファイルに結果を 書込む | リオーダバッファに結果を普込 む | | |
| ライトバック | 機能ユニット入力ラッチに 結果を転送する | 結果を機能ユニットの待合わせ ステーションに転送する | | |
| 結果コミット | n/a | レジスタファイルに結果を書込 む | | |

[0032] スーパースカラマイクロプロセッサ10の 上途の影明より、このマイクロプロセッサは実に強力で あるが、非常に実験な相違であることが認められる。し かしなから、最計の簡略化および処理性能のさらなる向 上が、マイクロプロセッサ10等のマイクロプロセッサ において常に望ましい。

[0033]

【発明の概要】したがって、本発明のスーパースカラマ イクロプロセッサのある利点は、並列に命令を処理する ことに関しての性能の向上である。

[0034]本祭明のスーパースカラマイクロプロセッ 中の別の利点は、その複雑さが減じられたことである。 [0035]本祭明のスーパースカラマイクロプロセッ サのさらに別の利点は、他のスーパースカラマイクロプ ロセッサと比較して、ダイの寸法が減じられたことであ る。

【0036】本売卵の一葉絵例に従えば、上メモリにストアされた命令を拠壊するためスーパースカライク ロプロセッサが提供される。マイクロプロセッサは、同 レマイクロプロセッササイクル内に腹壁の命令をデコード ドするための複数の舎デコー学をむた、デコーズル ドするための複数の舎デコー学をむた、デコーズル では、アイクロプロセッサは、アロセッサは、アコ に結合されるデーク処理パスを含む、マイクロプロセッサ は答らに、同じデーク処理パスを含む、マイクロプロセッサ は答らに、同じデーク処理パスと含む、マイクロプロセッサ は答らに、対面のリオーダバッファが、デーク処理パス に結合されて、建設機能ユニットとない、大部が多か最高機能、エットを含む、共通のリオーダバッファが、デーク処理パス に結合されて、建設機能ユニットとは、び等動や数点機能、エートの同方に用いられる、共通レジスクフィイルが リオーダバッファに結合されて、リオーダバッファから 用法とされた金を採集を受入れる

【0037】新規であると考えられる本発明の特徴は、

前機の特許請求の範囲に特定的に述べられる。しかしな がら、この発明自体は、その構造および動作方法の両方 について、以下の説明および添付の図面を参照すること によって最もよく理解されるであろう。 【0038】

【実施例の詳細な説明】

I. スーパースカラマイクロプロセッサ概説

本売明の高性能スーパースカラマイクロプロセッサは、 望ましいことに、順序通りでない命令の投入と順序通り でない命令の実行とを並列して可能にする。より特定的 には、順所されるスーパースカラマイクロプロセッサで は、命令はプログラム順に乗行され、投入および等では 順序通りでなく、用尽(用済)は順序通りに行なわれ る。高能能を可能にする本売明のいくつかの周面を、よ り詳細な無りたる前に能論さる。

(10039) 図2のスーパースカラマイクロプロセッサ 200は、いくかつの主定構成要素を共有することで、 4人の寸法を増大することなど健能を削上することができる。このマイクロプロセッサのアーキテクチャでは、 整数ユニット215および評動小数点ユニット225は、 非面のデーク製型パス535に結合される。デーク処理 パス535は、主にその広いびンド脳のために、高速で 高性能のバスである。整数機能ユニットおよび評動小数 点機能ユニットが開個のバスの上にある設計と比較し て、これらの両方の機能ユニットをさらに活用すること が可能になる。

【0040】整数よび浮動小数点機能ニュットは、複数の待合わせステーションを含み、これらもまた同じデータ規則バス535に結合される。図うないし思りに示される未発明のマイクロプロセッサのより詳細な表現からわかるように、整数さよび浮動小数点機能ユニットはまた、データ規則バス535を介して共通の分換ユニッ

ト520を共有する。さらに、整数および浮動小数点機能ユートトは、同じデータ処理バス535に結合される 共通のロード/ストアユニット 530を共有する。 開示 されるマイクロプロセッサアーキテクチャは、マイクロ プロセッサダイの対法をより効率的に用いながら、有利 に性能を高める、図2ないし図5に示されるこの発明の 実施所では、本発明のマイクロプロセッサは、マイクロ プロセッサによって処理される命分所目標を示し、か つオペランドサイズが可変である糖小命令セットコンピュータ (R150)である。

【0041】図2に戻って、この現明のスーパースカラマイクロプロセッサの簡単化されたプロック図が、マイクロプロセッサ200として示される。スーパースカラマイクロプロセッサ200は、4命令艦、2ウェイセットアシンティフ、部分デコード8比バイト命令・マッシュ205を含む。命令キャッシュ205は、分味予測を伴う1マシンサイクルにつき複数の命令のフェッチをサポートする。この明細部の日かのため、マシンサイクルおよびマイクロプロセッササイクルという用語は、同意調であると見たす。命令キャッシュ205はまた、ICACHEとも称する。

【0042】マイクロプロセッサ200はさらに、オペ ランドの利用可能性に関わらず、1マシンサイクルにつ き4つまでの命令をデコードし、6つの独立した機能ユ ニットのいずれにも発行することのできる命令デコーダ (IDECODE) 210を含む。図3ないし図5にマ イクロプロセッサ500として示される本発明のより詳 細な実施例においてわかるように、これらの機能ユニッ トは、2つの算術論理ユニット(まとめてALU500 として示されるALUOおよびALU1)を含む。これ らの機能ユニットはさらに、シフタセクション510 (SHFSEC)を含み、これはALUセクション50 5とともに、整数命令を処理するための整数ユニット5 15を形成する。機能ユニットはさらに、命令分岐を処 理し、かつ分岐予測を行なうための分岐セクション(B RNSEC) 520を含む。分岐ユニット520として 用いることができる分岐ユニットの1つは、1992年 8月4日に発行された、「キャッシュ内に各命令のプロ ックとストアされたフェッチ情報を用いての適切に予測 された分岐命令に続く実行のための遅延を低減するため のシステム」 ("System For Reducing Delay For Exec ution Subsequent ToCorrectly Predicted Branch Inst ruction Using Fetch Information Stored With Each B lock Of Instructions In Cache") と題される米国特 許第5, 136, 697号に記載され、その開示をここ に引用によって援用する。浮動小数点セクション (FP TSEC) 525およびロード/ストアセクション(L SSEC) 530 hath. FIJ-9 (IDECODE) 210が命令を発行する機能ユニットに含まれる。上述 の機能ユニットはすべて、図3ないし図5に示されるよ うに共通の主データ処理バス535を共有する(この明 維書の目的のため、図3ないし図5は併せてマイクロア ロセッサ500を形成し、併せて横に並べて見るもので みる)

【0043】図2のスーパースカラマイクロプロセッサ 200の簡略化されたブロック図では、分岐は整数演算 と考えられ、分岐ユニットは整数コア215の一部とし て見なされる。スーパースカラマイクロプロセッサ20 0は、オペランド従属性の適切な順序付けを守り、かつ 順序通りでない投入を可能にするために命令のタグの付 与を行なう。マイクロプロセッサ200はさらに、発行 された命令が実行を待つ間待ち行列にされる、機能ユニ ットの複数の待合わせステーションを含む。この特定の 実施例では、各機能ユニットの入力に2つの待合わせス テーションが設けられる。より特定的には、この特定の 実施例では、整数コア215は2つの待合わせステーシ ョン220を含み、浮動小数占コア225は2つの待合 わせステーション230を含む。1機能ユニットについ て用いられる待合わせステーションの数は、所望される 待ち行列の程度に従って変えてもよい。整数コア215 は整数命令を処理し、浮動小数点コア225は浮動小数 点命令を処理する。実用において、整数コア215およ び浮動小数点コア225の各々は、複数の機能ユニット を含み、この発明の一実施例では、その各々には複数の 待合わせステーションが備えられる。

【0044】この特定の実施例において、マイクロプロセッサ200は1マシンサイクルについて3つまでの観 地エーット結果を処理することができる。これは、マイクロプロセッサ200が、すべての機能ユニット(すな わち図2の整数コア220および浮動小数点コア23 の)に結合されるRESULT1、およびRESULT2と示される3つの結果バスを含むからである。この売りはこの数の結果バスを含むかくではなく、不知の仕能レベルに見合った、より多いまたは少ない数の結果バスを用いてもよい。同様に、この発明よ示される実施例における機能ユニットの特定の数 には脚室があるがはではない。

【0045】マイクロプロセッサ200はさらに、リオーグバッファ240から用窓とか充無孝之入トする
ための結合されたレジスクファイル235を含む、レジスクファイル235とでも、レジスクファイル235とでもでいませた。
スクファイル235と、
フルチボートマルチレジスク記憶側域である。レジスクファイル235は様々なサイズのエントリ、すなわち一数施例では同レジスクファイルに32ビット変数および64ビット浮動小数点オペランドエントリの順方を収容され、レジスクファイル235は、この特定の実態例では194の32ビットレジスクのサイズを示す。リオーグバッファ240もまた脚なるサイズのエントリ、す

ト整数および64ビット浮動小数点オペランドエントリ の両方を収容する。これらの特定の数もまた、制限する ものではなく例示する目的のために与えるものである。 【0046】リオーダバッファ240は、環状バッフ ァ、または順序通りでない機能ユニットの結果を受取り かつ逐次命令プログラム順にレジスタファイル235を 更新するキューである。一実施例では、リオーダバッフ ァ240は、10のエントリを備えた先入れ先出し(F IFO) バッファとして実現される。FIFO ROB 240内のキューは先頭および末尾を含む、この発明の 別の実施例では、16のエントリを備えたリオーダバッ ファを用いる。リオーダバッファ240は再指定された レジスタに割当てられる位置を含み、推論的に実行され た命令の結果を保持する。分岐論理がある分岐の発生を 予測すると、予測された分岐における命令が、分岐があ る特定の例において適切に発生したとの推論の下に実行 されるように、命令が推論的に実行される。分岐が誤予 測されたと判断されるようなことがあれば、リオーダバ ッファ240内にある分岐結果は、効果的にキャンセル される、このことは、マイクロプロセッサが調予測され た分岐命令に対して効果的にバックアップし、マイクロ プロセッサの推論状態をリセットし、誤予測された分岐 前のプログラム命令ストリームの点から実行を再開する ことによって達成される。

【0047】リオーダバッファの10のエントリは各々 3 2ビット幅(3 2ビット整数量の偏に対応する)であ あが、リオーダバッファははた、たとえば6 4ビット弾 動小数点無等の6 4ビット量を収容することもできる。 これは、リオーダバッファ内で6 4ビット量を2つの連 続ROPとしてストアすることによって速成される(ア ール・オップと発音するROPは、マイクロプロセッサ でよって処理されるRIFSではたはRISC類配合を/ 演算を指す)。このようにストアされた連続ROPは、 これらを1つの構造として連続する情報を看し、1つの 構造として一緒に閉接される。各リオーダバッファエ ントリは、103 2ビット量、すなわち倍精旋浮動小数 点型の1/2、1の単精旋浮動小数点型または3 2ビット数数を保持する機量を有ちた。

【0048】プログラムカウンタ(PC)は、もう推論 的ではないものとしてレジスタファイル235に結构さ れた命令と、推論的に実行されてその結果がリオーダバ ッファ(ROB)240におり、用溶が未定の命令との 間の境界である、プログラム命令ストリー人内の点を追 跡するために用いられる、このPCは、リタイアPCま たは単にPCと称する、リタイアPCは、ROBキュー の先頭にストアされ、更新される。ROBエントリは、 相対PC更新状態情報を含む、

【0049】リタイアPCは、リオーダバッファキュー の先頭と関連する状態情報によって更新される。より特 定的には、リオーダバッファキューは、この特定の実施 例では最大4の命令までの、用落とする準備のできている命命の数を示す、リタイ7階望242内に位置されて りタイアPにクションは、現在の間落となったPCを 保持する。ある特定のクロックサイクル内に4つの遅次 命令が用済とされるべきであれば、リタイアPC論型は 加えて新しいリタイアPCに40合き・4/バイト/命令)加えて新しいリタイアPCを生成する。発生された分岐が存在すれば、リタイアPCは、一旦分岐が用落とされた 清建論的でなくなると、分娩先に進む、リタイアPCは 次に、その点から用済とされた命令の数だけ増かされ る。リタイアPCはリタイア高端242の内部がス、すなわちPC(31:0)に存在する。

【0050】 II. スーパースカラマイクロプロセッサ の簡略化されたブロック図

このセクションでは、図2の簡略化されたマイクロプロ セッサのブロック図のまだ述べていない局面を中心に議 論する。一般的な見方を述べる。

【0051】図2は、マイクロプロセッサ200とし て、この発明の高性能スーパースカラマイクロプロセッ サの一実施例の簡略化されたブロック図を示す。マイク ロプロセッサ200において、命令キャッシュ205お よびデータキャッシュ245は、32ビット幅内部アド レスデータ(IAD)バス250を介して互いに結合さ れる。IADバス250は、一実施例では、データ処理 バス535と比較すると比較的低速の通信バスである。 IADバス250は、マイクロプロセッサ200のいく つかの主要な構成要素を相互接続して、このような構成 要素の間でアドレス情報およびデータの両方の通信を与 えるように機能する、IADバス250は、データ処理 バス535が扱うオペランド処理および結果処理のよう に高速の並列性を要求しないタスクのために用いられ る。この発明の一実施例では、IADバス250は、各 クロックサイクルにおいてデータおよびアドレス情報の 面方がそれにマルチプレクスされる32ビット幅バスで ある。IADバス250のバンド幅は、したがってある 例では64ビット/クロックである。

(0052) 主メモリ255が、図2に示されるように バスインタフェースユニット260を介して1ADバス 250に結合される、このように、主メモリ255へ の、およびそこからの情報の意出および考込が可能にさ れる。図示の目的のため、生メモリ255はマイクロプ ロセッサ2000一部として図2に示される、契則にお いて、主メモリ225は、一般にマイクロプロセッサ2 0の分解に置かれる。

【0053】 しかしながら、たとえばマイクロコントローラの場合のように主メモリ255がマイクロプロセッサ200内に配置される、マイクロプロセッサ200の 実現例が全図される。

【0054】デコーダ210は、命令キャッシュ205 に結合されるフェッチャ257を含む。フェッチャ25 7は、デコーダ210によるデコードおよび発行のため にキャッシュ205および主メモリ255から命令をフェッチする。

【0055】バスインタフェースユニット(BIU)2 60は、IADバス250に結合されてマイクロプロセ ッサ200の外部にあるバス回路(図示せず)とマイク ロプロセッサ200をインタフェースさせる。より特定 的には、BIUバス260は、マイクロプロセッサ20 0の外部にあるシステムバス、ローカルバスまたは他の バス (図示せず) とマイクロプロセッサ200をインタ フェースさせる。BIU260として用いることができ るバスインタフェースユニットの1つは、アドバンスト ·マイクロ・ディバイシズ・インコーポレイテッド (Ad vanced Micro Devices) が駆造するAM 29030マイ クロプロセッサからのバスインタフェースユニットであ る。BIU260は、A(31:0)と示されるアドレ スポートと、D(31:0)と示されるデータポートと を含む、BIU260はまた、バスハンドシェークボー ト(BUS HAND SHAKE)と、XBREQ (バスリクエストなし) およびXBGRT (バスグラン トなし)と示されるグラント/リクエストラインとを含 む。AM29030マイクロプロセッサのバスインタフ ェースユニットは、アドバンスト・マイクロ・ディバイ シズ・インコーポレイテッドの出版するAm29030 ユーザーズマニュアルにより詳細に説明される。

【0056】当業者には、命令別およびそのためのデータを含むプログラムが主メモリ255にストアされることが認められるであうう、命令およびデータがメモリ255から読出されると、命令およびデータは、命令がデコーダ210によってフェッチされ、デコードされ、戦とエニットに発行も視る前に、それぞれ命令キャッシュ205およびデータキャッシュ245にストアされ

【0057】デコーダ210によって特定の命令がデコードされると、デコーダ210はデコードされた命令の pgードをの命のタイプのための意切を態度ユートに送る。たとえば以下の命令、すなわちADD R1、R2、R3(レジスタ1内の整数を止びえての始無をレジスタ2内の一般数に加えてもの無率セジスタ3と歌くがフェッチされたと仮定する。ここで、R1はAオペランドであり、R2はBオペランドであり、R3は行先レジスタである。

[0058] 東州において、デコーダ210は1度に1 プロックにつき4つの命令をデコードし、名命令に関連 する0pコードを競別する。当り娘えれば、デコード2 10は、デコード210に含まれる4つの形行虚のクラー やのための0pコードタイプは、それぞれ4つのTYPE バスを介して機能ユニットにプロードキャストされる。 4つのデコードされた0pコードを含まれる4つのFYPE バスを介して機能ユニットにプロードキャストされる。 ODEバスを介して機能ユニットにプロードキャストされる。もし利用可能であれば、オペランドがROB 24 付おばいジスタファイル235から検索される。オペランドは、AオペランドおよびBオペランドバスを介して機能ユニットにプロードキャストされる。特定のオペランドタグがその代わりに選切なAまたはBオペランドバスを介して適吃機能ユニットに送られる。デコーダ210によってデコードされた4つの命令は、このように処理のために機能ユニットに発行される。

ば)、Bオペランドクグ、Bオペランド(もし利用可能であれば)および行先タグを含む情報をラッチする。A LU機能ユニットは次に結果を判断し、その結果を B OB240でのストアのために、および未処理の命令を 処理するためにその結果を必要としている何らかの他の 機能ユニットによる検索のために、結果バス265に置 く。

【0060】命令がデコーダ210によってデコードさ れると、その結果のためにリオーダバッファ240内の レジスタが割当てられることが認められる。次に命令の 行先レジスタが、割当てられたレジスタと関連付けられ る。命令のまだ利用可能でない結果に対応する結果タグ (一時の一章的ハードウェア識別子) が刺当てられたレ ジスタに置かれる。「レジスタ再指定」がこのように実 現される。プログラム命令列における後の命令が、リオ ーダバッファ240内のこの再指定された行先レジスタ を参照すると、リオーダバッファ240は、そのレジス タに割当てられた位置にストアされた結果値か、または その結果がまだ計算されていなければその値のためのタ グのいずれかを与える。結果が計算されると、結果タグ バスに信号が与えられ、リオーダバッファ240および 機能ユニットの待合わせステーションに結果バスを介し て結果が利用可能となったことを知らせる。このように して結果がリオーダバッファ240にストアされる。 【0061】図3および4に示されるように、行先タグ ラインはリオーダバッファ240から機能ユニットに延 びる。 デコーダ210は、 リオーダバッファに、 リオー ダバッファエントリの割当の準備が現在できている命令 の数を知らせる。リオーダバッファは次に、リオーダバ ッファの現在の状態に基づいて行先タグを各命令に割当 てる。デコーダ210は次に、各命令が投入されるか否 かを確立する。リオーダバッファは投入された命令を取 込み、リオーダバッファエントリの一時的割当を確立す

【0062】特定の命令のためのオペランドは、共通デ

ータ処理パス535のAオペランドバス(A OPE R)およびBオペランドバス(B OPER)を介して、適切な機能ユーットに送られる。それぞれの命令の結果は、これらの命令に得当てられた機能ユニットで発生する。これらの結果は、3つの結果パスRESULT 2を立て出るが場合は、果パス265を介してリオーダパッファ240に送られる。複合結果パス265は、データ処理パス535の一部である。

【0063】特定の命令がデコードされたときに、1つ またはそれ以上のオペランドが現在利用可能でないこと は、デコーダ210から機能ユニットへの命令の発行を 妨げるわけではない。そうではなく、1つまたはそれ以 Fのオペランドがまだ利用可能でない場合には、オペラ ンドタグ(一時の一意的ハードウェア識別子)が、抜け ているオペランドの代わりに適切な機能ユニット/待合 わせステーションに送られる。オペランドタグおよび命 令のためのopコードは、タグに対応するオペランドが 結果バスを介してリオーダバッファ240で利用可能と なるまでは、その機能ユニットの待合わせステーション にストアされる。抜けていたすべてのオペランドがリオ ーダバッファ240で利用可能となれば、タグに対応す るオペランドがリオーダバッファ240から検索され る。オペランドおよびopコードは、待合わせステーシ ョンから実行のために機能ユニットに送られる。結果 は、リオーダバッファ240に伝送するために結果バス に置かれる。

【0064】上述のオペランドタグトランザクションに おいて、A OPERおよびB OPERバスを介して 機能ユニットの待合わせステーションにオペランドタグ が実際に送られることが認められる。オペランドタグを やりとりするためにこのようを態骸で用いられると、A OPERおよびB OPERバスは、図2に示される ように本 TAGA Fift TAGA Fiff 78

【0065】 <u>III. スーパースカラマイクロプロセッ</u>サ; より詳細な説明

図3ないし図5は、マイクロプロセッサ500として、この発明のマイクロプロセッサのより詳しい実現例を示す。図2ないし図5に示されるマイクロプロセッサ内の同様の要素を示すのに同様の参照符号を用いる。マイクロプロセッサ500のある部分は既に説明したことが認められる。

[0066]マイクロプロセッサ500において、命令 は推論プログラム順に発行され、投入および写了は興奮 通りではなく、順番通り圧開洗とされる。多くの信号お よびバスが、特に命令の形行に関して並列性を促進する ためた複製されるとが接の影響はわり時らかたであ ろう。デコーダ210は、1マイクロプロセッササイク ルについて複数の命令をデコードし、デコードされた命 をがそこから機能ニーットに挙列と飛行される条件が ンドウを形成する。ICACHE 205は、1度に4つ の命令をデコーダ210に、ICACHE205をデコ ーダ210に結合するラインINSO、INS1、IN S2および INS3を介して与えることができる。 【0067】マイクロプロセッサ500において、主デ ータ処理バスは、やはりデータ処理バス535として示 される。データ処理バス535は4つのOP CODE バスと、4つのA OPER/A TAGバスと、4つ のB OPER/B TAGバスと、4つのOP CO DE TYPEバスとを含む、4つのOP CODEバ ス、4つのA OPER/A TAGバス、4つのB OPER/B TAGバス、および4つのOP COD E TYPEバスは、デコードされた命令を機能ユニッ トに伝送するように協働するため、これらは併せて、X IOB、XI1B、XI2BおよびXI3B (図では別 個に符号を付けられるわけではない) と示される4つの 命令バスとしても参昭される。これらの類似した命令バ スの名称は、互いから1桁で区別される。この桁は0を より早い命令として、Omod16バイトメモリブロッ クにおける命令の位置を示す。これらの名称はここでは 小文字「n | でその桁を示す一般的な形で与えられる (すなわち、4つの命令バスXIOB、XI1B、XI 2BおよびXI3Bは、XInBとして参照する)。 【0068】順序通りでない命令の並列の実行を可能に するスーパースカラマイクロプロセッサ500の特徴 を、ここでマイクロプロセッサのより詳細な説明を始め る前に簡単に繰返す。マイクロプロセッサ500は、4 命令幅、2ウェイセットアソシアティブ、部分デコード 8Kバイト命令キャッシュ205 (ICACHE)を含 み、分岐予測を伴う、1マイクロプロセッササイクルに つき4つの命令のフェッチをサポートする。 マイクロブ ロセッサ500は、オペランドの利用可能性に関わら ず、5つの独立した機能ユニットのうちの何らかのもの へのデコーダ210 (IDECODE) による1サイク ルにつき4つまでの命令のデコードおよび発行を与え る。これらの機能ユニットは、分岐セクションBRNS EC520. 算術論理装置ALU505. シフタセクシ ョンSHFSEC510、浮動小数点セクションFPT SEC525、およびLOAD/STOREセクション 530を含む。

10069)マイクロプロセッサ500は、オペランド
の従属性の適切な順所付けを守り、順序画りでない収入
を可能にするために、命令のタグ付与を行なう。マイク
リプロセッサ500はさらに、まだ実行できない発行さ
れた命令がそこで待ち行列にされる、機能ユニット内の
待合わせステーションを合む、3つの能型エント内の
けしてり、RESULT19よびRESULT2)が、
リサイクルにつきつ3までの概能ユニット結果を扱うこ
とを可能にするように設けられる。現代バッファまなは
ドドロぐキュー、すなわちリオーグバッファ 2名40が、

えられる。

順序通りでない機能ユニットの結果を受取り、レジスタ ファイル235を更新する。より特定的には、レジスタ ファイルはリオーダバッファからの結果で正しいプログ ラム順に更新される。言い換えれば、リオーダバッファ からレジスタファイルへの結果の格納は、それが関係す るすべての分岐、箕術およびロード/ストア動作ととも に正しい実行順に行なわれる。マルチポートレジスタフ ァイル235は、1マシンサイクルにつき4つの読出お よび2つの書込ができる。RESULTO、RESUL T1およびRESULT2は、ROB240に並列に書 込まれる。結果がROB240から用落とされる際、こ れらは書込バスWR I TEBACK OおよびWR I TE BACK1を介して並列にレジスタファイル235に書 込まれる。マイクロプロセッサ500はまた、ロードお よびストア待ち時間を最少にするように、オンボードの ダイレクトマッピング8Kバイトコヒーレントデータキ ャッシュ245を含む。

【0070】 [III (a) 命令フローーフェッチ] マ イクロプロセッサ500の命令フローをここで説明す る。命令デコーダ (IDECODE) 210は、命令を 命令キャッシュ (ICACHE) 205からフェッチす る命令フェッチャ257を含む。キャッシュ205とし て用いることができる命令キャッシュの1つは、199 2年4月12日に出願された、「命令デコーダおよびこ れを用いるスーパースカラプロセッサ」("Instructio n Decoder And Superscalar Processor Utilizing Sam e")と題される同時係属中の米国特許出願連続番号第 07/929, 770号に説明され、本明細書において これを引用によって援用する。デコーダ210(IDE CODE)として用いることができるデコーダの1つも また、1992年4月12日に出願された「命令デコー ダおよびこれを用いるスーパースカラプロセッサ」と題 される米国特許出願連続番号第07/929,770号 に説明される。

【0071】主メモリ255内の特定のプログラムがマ イクロプロセッサ500によって実行されるとき、プロ グラムの命令は実行のためにプログラム順に検索され る。命令は通常最初はICACHE205にないので、 まず典型的なICACHEリフィル動作を説明する。キ ャッシュミスの際に、0mod16バイト (キャッシュ ブロックサイズ) でメモリ内に整列された4ワードの命 令のブロックに対するリクエストがバスインタフェース ユニット(BIU)260に対して行なわれる。これ は、後続のミスが起こるということを仮定して、命令ブ ロックの総続するプリフェッチストリームを開始する。 この特定の実施例では、キャッシュ内のブロックにつき 有効ビットは1つしかないので、4ワードのブロックが 最小の転送サイズである。有効ビットは、現在の16バ イトエントリおよびタグが有効であることを示す。この ことは、エントリがロードされ、現在実行されているプ ログラムに対して確立されたことを意味する。 【0072】命令ブロックが戻される際に(対象のワー ドからではなく下位のワードから行なわれる)、これは 1つの命令につき4ビットの情報を発生するプリデコー ドネットワーク (図示せず)を通る。前の命令ブロック が発行されていれば、次の命令ブロック(新しい命令ブ ロック) が命令レジスタ258およびIDECODE2 10に進む。そうでなければ、次の命令ブロックはプリ フェッチバッファ259で待つ。 命令レジスタ258 は、推論実行のために発行されるべき次の命令である現 在の4つの命令を保持する。プリフェッチバッファ25 9は、ICACHE205がリクエストしたプリフェッ チされた命令のブロックを保持する。これらの命令は、 谷にプリデコードされて I CACHE205および I D ECODE 210 に送られる。この態様でプリフェッチ された命令のブロックを保持することによって、IDE CODE 210による発行およびプリフェッチがロック 状態で実行される必要がないように、バッファ動作が与

【0073】まだ解決されていない条件付分岐がなけれ ば、予測実行された次の命令がデコードに進むと、次の 命令ブロックがICACHE205に書込まれる。この アプローチは、望ましいことには不必要な命令がキャッ シュされることを防ぐ。プリデコード情報もまたキャッ シュに書込まれる。プリデコード情報とは、特定の命令 を適切な機能ユニットに迅速に送るのを助ける命令のサ イズおよび内容に関した情報である。プリデコードに関 するさらなる情報は、同時係属中の本語受人に語受され た「可変バイト長命令に特に適したプリデコード命令キ ャッシュおよびそのための方法」("Pre-Decoded Inst ruction Cache And Method Therefor Particularly Sui table For Variable Byte-Length Instructions") と題 される米国特許出願番号第145、905号に見いださ その開示をここに引用によって採用する。分岐予測 は、プログラムが実行される際にどの分岐が発生される かを予測するために用いられるものであることが認めら れる。予測は後に、分岐が実際に実行されるときに確立 される。予測は、マイクロプロセッサバイプラインのフ ェッチ段階の間に起こる。

【0074】プリフェッチストリームは、BIU260 ドキれに結合される外部バス(図示せず)を整理、 ではならないか、デークキャッシュ245が外部アクセ スを必要とするか、プリフェッチバッファ259がオー ゲーフローするか、キャッシュとりが規こるか、また は分娩もしくは附近が起こるまで様く、上述のことよ り、プリフェッチストリームはあまり長くはならない頃 向にあることが遅められるであうう。一般に、外部プリ フェッチは、多くても発行されているものより2プロッ クまできる。

【0075】この特定の実施例では、命令キャッシュ2

05 (ICACHE) 内のブロック1つにつき有効ビットは1つなので、部分的なブロックは存在せず、すべて の外部フェッチは4つの命令のブロックで行なわれることが認められる。キャッシュ内のブロックにつる有効ビットは1つしかない。ICACHE 205はまた。各ブロックについての分岐子側情報を含む。この情報よリフィルの際にクリアされる。

(10076) 命令が1CACHE205に進んだので、 スーパースカラ実行を始めることができる。外部でフェッチされたブロックがデコードに進むと、動作は1CACHE205からフェッチされたのと同じであるが、全体的な性能は、1サイクルにつき1の命令の最大外部フェッチレートに制限される。4ワードの命令プロックがフェッチされ、ソリデコード情報とともにデコードに進む(PH2でキャッシュ競出、PH1で命令バス駆動)、PH1はクロックの2つの相のうちの第1のもの

と規定され、PH 2は、クロックの2つの相のうちの第 2のものと規定される、PH 1 およびPH 2が、パイプ ライン化されるプロセッサの基本的なタイミングを構成 する。

【0077】図3および4に示されるように、32ビッ トフェッチPC (FPC) パス、FPC (31:0) は、命令キャッシュ(ICACHE)205とデコーダ (IDECODE) 210のフェッチャ257との間に 結合される。より特定的には、FPCバスは、ICAC HE205内のFPCプロック207とフェッチャ25 7との間に延びる。命令キャッシュ205内のフェッチ PCまたはFPCブロック207は、その中に位置され るFPCとして示される推論フェッチプログラムカウン タを制御する、FPCプロック207は、デコーダ21 0による機能ユニットへの命令の発行に先立ってフェッ チャ257がプリフェッチする命令に関連するプログラ ムカウント値FPCを保持する。FPCバスは、ICA CHEに例外または分岐予測に進む位置を示す。フェッ チPCブロック207は、デコーダ210へと命令(4) の幅)をプリフェッチするのに、命令キャッシュ205 にストアされた分岐予測情報を用いる。フェッチPCブ ロックは、逐次アクセスを予測することもでき、この場 合には新しいブロックが必要なときに現在のフェッチP Cを16バイトだけ増分し、これはまた新しいブロック への分岐を予測することもできる。新しい分岐位置は、 予測された分岐に関して命令キャッシュから受取られた ものでも、誤予測または例外の際に分岐機能ユニットか ら受取られたものでもあり得る。フェッチPCまたはF PCは、先に述べたリタイヤPCとは区別されるべきで

【0078】フェッチPC (FPC) はPH1で増分され、次プロックがICACHE205から読出されるが、IDECODE210は、第1のブロックからずべての命令を発行していなければHOLDIFETをアサ

ートすることによってフェッチャ257を停止させる。 HOLDIFET信号の機能は、命令レジスタ258内 の4つの命令が進むことができないので命令のフェッチ を知えるというものである。

(10079]アェッチャ257はまた、分岐予測の実行を助ける。分岐予測は、命令キャッシュ205の出力である。分岐が予測されると、予測された次プロックの4つの命令は、命令キャッシュ205によって命令ラインINSの、INS1、INS2およびINS3へと出力される。命令キャッシュ205ののアレイIC、NT BLK (図示せず)は、キャッシュ内の各プロックについてその特定のプロックでどの命令が予測実行されるかと規定し、次プロックがとう予測されるかを示す。分岐がなければ、実行は常にプロック単位で選次的に行なわれるであろう。したがって、発生される予拠は、このプロック場向分析予憩を変える。管い境えれば、この発明の一実施所では、逐次的なプロック単位での予測は、発生しないと予測された分岐が発生し、顕子側された分岐が発生し、顕子側された分岐が発生し、顕子側された分岐が発生し、顕子側された分岐が発生し、顕子側された分岐が発生し、顕子側された分岐が発生し、

【0080】分岐命令を含むブロックが初めてデコーダ 210 (IDECODE) に送られると、後続のフェッ チは、分岐が発生されないと仮定して、逐次的である。 分岐が実行され、 谷に実際に発生したとわかると、分岐 予測ユニット (分岐ユニット) 520は、ICACHE 205に知らせ、1)分岐が発生したこと、2)分岐命 令のブロック内の位置、および、3) ターゲット命令の キャッシュ内の位置を反映するように、そのブロックに 関する予測情報を更新する。フェッチャ257はまた、 ターゲットからフェッチを始めるように指示し直され る。次にそのブロックがフェッチされると、フェッチャ 257は、それが前に発生された分岐を含むことを認 め、以下の動作で非逐次的フェッチを行なう、すなわち 1)命令有効ビットは、分岐遅延スロットを含みかつそ こまでしかセットされない。分岐遅延は常に分岐の後の 命令を実行するという概念であり、遅延分岐とも称され る。この命令は既にスカラRISCパイプラインにおい てプリフェッチされており、そのため分岐の際に、それ を実行するのにオーバーヘッドが失われない。2)分岐 が発生予測されたという指示がそのブロックとともにデ コーダ210に送られる。3)次のフェッチのためのキ ャッシュインデックスが予測情報からとられる。(キャ ッシュインデックスは、分岐が起こるときに予測実行さ カた次ブロックのためのキャッシュ内の位置である。キ ャッシュインデックスは絶対PCでないことに注目され たい。絶対PCは、その位置のTAGをキャッシュイン デックスと連結することによって形成される。)4)こ のキャッシュインデックスのブロックがフェッチされ、 予測されたターゲットアドレスがブロックのタグから形 成され、分岐情報が分岐FIFO(BRN FIFO) 261に置かれる。5) この次ブロックのための有効ビ ットが、予測されたターゲット命令から始まってセット される。

【0081】分岐FIFO261は、フェッチャ257 によって予測されたターゲットアドレスを分岐機能ユニ ット(BRNSEC)550に伝えるために用いられ る。別個に示されているが、分岐FIFO261は分岐 セクションBRNSEC550の一部であると考えられ ることが認められる。分岐FIFO261には、ターゲ ットとともに分岐が発生予測された命令のPCがロード される。分岐命令が実際に発行されると、分岐命令は分 岐FIFO内のエントリ、すなわちそこにストアされた PCと比較される。一致があれば、エントリは分岐FI FOから送られ、分岐命令がうまく予測されたものとし てリオーダバッファ240に戻される。誤予測があれ ば、正しいPCがリオーダバッファ240に与えられ

【0082】予測ビットは、分岐命令とともにデコーダ 210によって分岐ユニット520に発行される。予測 ビットは、特定の分岐がIC_NXTBLKアレイにス トアされた情報から発生予測されたかどうかを示す。 【0083】分岐ユニット520が命令を実行すると、 その結果が予測と比較され、発生されれば、実際のター ゲットアドレスが分岐FIFOの上部のエントリ(必要 であればそれが現われるの待つ)と比較される。いずれ のチェックも失敗すれば、分岐ユニット520はフェッ チャ257に正しいターゲットアドレスを再指定し、予 測を更新する。これがフェッチャ257によるものでは なく予測された非順次的フェッチに関してキャッシュミ スを検出する方法であることに注目されたい。予測情報 は、フルアドレスではなくキャッシュインデックスのみ を含むので、ターゲットブロックのタグはヒットに関し てチェックすることができず、ターゲットアドレスはそ のタグによって特定されるそのインデックスのブロック のアドレスであると仮定される。分岐が最後に実行され てから実際のターゲットブロックが置換えられていれ ば、これは誤比較および実行の際の訂正となる。誤比較 が起これば、分岐を過ぎた多くの命令が、その遅延スロ ットのみだけでなく、実行されているかもしれない。 【0084】分岐予測ユニット520として用いること のできる分岐予測ユニットの1つは、1992年8月4 日に発行された。ダブリュー・エム・ジョンソン(W. M. Johnson)の「キャッシュ内の各命令ブロックとスト アされたフェッチ情報を用いた正しく予測された分岐命 令に続く実行の遅延を減じるためのシステム」と題され る米国特許番号第5、136、697号に説明され、そ の開示はここに引用によって採用される。

【0085】「III(b) 命令フローーデコード、 レジスタファイル読出、発行]命令は1度に1ブロック ずつIDECODE 210に進み、それらのメモリプロ ック内の位置に対応する命令レジスタ258内の特定の

位置を占める(0=列の最初)。各命令に付随するの は、そのプリデコード情報および有効ビットである。 【0086】IDECODE210の主な機能は、命令 を扱う機能ユニットに従って命令を分類し、その命令を それらの機能ユニットに発行することである。これは、 4つの3ビット命令タイプコード(INSTYPn)を すべての機能ユニットにプロードキャストし、何らかの 所与のサイクル内で、発行されている各命令のための信 号 (XINSDISP (3:0)) をアサートすること

によって行なわれる。(本明細書中、X指示を伴って現 われる信号と、伴わない信号とがある。XINSDIS P信号等のXは、誤ったアサートがバスを放電すること を示す。) 図3ないし図5に示されるように、マイクロ プロセッサ500は、タイプコードを機能ユニットにブ ロードキャストする目的のために4のタイプバス、IN STYPn (7:0) を含む。特定の命令ブロックの4

つの命令の各々についてそれぞれのTYPEバスが設け Sha. 【0087】特定の機能ユニットがそのタイプに対応す

るTYPE信号を輸出すると、その機能ユニットは、タ イブバスにおいて検出されたタイプ信号の位置に従っ て、IDECODE210の現在の発行ウィンドウ内の 現在の命令ブロックの4つの命令のうちのどれを受取る べきかを知る。タイプバスは、IDECODE 210の それぞれの発行位置に対応する4つのセクションを有す る。その機能ユニットはまた、検出されたタイプに対応 する発行情報バスのそのセクションで起こる操作コード (opコード)によってその命令のオペランドデータに

ットはどの命令を実行すべきかがわかっているので、そ のハードウェアをオペランドデータと行先タグとを受取 るためのオペランドデータバスおよびそれぞれの行先タ グバスDEST、TAG(0:3)と繋列させる。 【0088】命令が発行されると、それらの有効ビット はリセットされ、そのタイプは「空」になる。特定のブ

どの機能を実行するべきかを定める。さらに、機能ユニ

ロックの4つの命令すべてが、命令の次ブロックがフェ ッチされる前に発行されなくてはならない。ブロックの 4つの命令すべてが1度に発行されてもよいが、以下の 事象が起こる可能性があり、それもよく起こるので、こ のプロセスを遅くする。

 クラスの競合ーこれは2つまたはそれ以上の命令 が同じ機能ユニットを必要とするときに起こる。整数コ ードはマイクロプロセッサ500にとって重要である。 この理由のため、本発明の一実施例は、機能ユニットA LUO, ALUI, SHFSEC, BRNSEC, LS SEC、FPTSECおよびSRBSECの間でクラス の競合が起こるのを減じるために2つのALUを含む。 命令は直列化の点でのみSRBSEC512に発行され る。言い換えれば、直列に実行されなくてはならない命 今のみがSRBSEC512に送られる。

- 2) 機能ユニットが命令を受取ることができない
- 3) レジスタファイル(RF) 235のボートが利用 可能でないこの実施制において、8つのオペランドバ スを与えるために漁業学さるような8つではなく4つの RF読出ボートしか存在しない。命令の多くはレジスタ ファイル235から2つのオペランドを必要とすること はなく、またはROB240によるオペランドを送し って満たされ得るために、読出ボートの数がこのように 少ないことは扱和に考えるほどは御限的ではないことが かった。たとはは8つの、より8夕のRF記述にト を用いて、レジスタファイルボートが利用可能でない状 駆が超こる可能性を激けるような、この発明の他の実施 例も企図される。
- 4) リオーグバッファ 24 Oにおけるスペースの欠如 - 各命令は対応するリオーグバッファのエントリを特な なくてはならず(または倍きよび拡張構度浮弾)・残点命 令の場合のように、2つのリオーグバッファエントリが 設けられる)、リオーグバッファはROBSTAT (3:0)によって、予測された命令のうちのいくつに 場所を見つけられるかを示す。図3もよび4に示される ように、ROBSTAT(3:0)と示される状態バス が、リオーグバッファ(ROB) 24 Oとデコーグ(I DECODE) 210との間に結合される。ROBST AT(3:0)は、ROBPもIDECODEに、4つ の現本の命令のうちのいくつが関すてられるROBST

トリを有するかを示す。ここでROBのエントリを充満

することが可能であることに注目されたい。 5) 直列化-命令の中には逐次状態を守る機構の範囲 を越えた状態を変更するものがある-これらの命令(た とえばMTSR、MFSR、IRET命令) は周りの命 令に関してプログラム順に実行されなくてはならない。 【0089】上に挙げた5つの状況のうちの1つが起こ カば、影響を受ける命令は発行を停止し、後続の命令 は、それらを抑えるものが他に何もなくても発行され得 **ない、各発行位置について、機能ユニットにソースオペ** ランドを供給する AおよびBオペランドバスの組(XR DnAB/XRDnBBバスとも称される) がある。レ ジスタファイル235はデコードと並列にPH2でアク セスされ、オペランドがPH1でこれらのバスに送られ る。ソースレジスタを変更する命令がまだ実行中であれ ば、レジスタファイル235内の値は無効である。この ことは、レジスタファイル235およびROB240が データを含まず、したがってタグがデータの代わりとな ることを意味する。リオーダバッファ(ROB)240 はこれを追跡し、レジスタファイルアクセスと並列して アクセスされる。オペランドが利用可能でないこと、ま たはレジスタの競合は発行の際に問題とならないことに 注目されたい。 ROB240は、予め定められた数のエ ントリならびに先頭および末尾ポインタを備えた環状バ ッファとして見なすことができる。

【0090】命令が発行されると、ROB内のエントリ がその行先レジスタのために確保される。ROB内の本 エントリは、1)命令の行先レジスタアドレス、2)命 令の魅惑のためのスペース(これは倍精度動作またはこ ALL/JMPFDBCタイプの命令には2つンエン リを必要とするかもしれない)、および何外状態情報お よび、3) a)エントリが削当てられたことと、b)結 果が戻されたこととまっても、からなる。

【0091】エントリは末尾ボインタから始まって逐次 助な割まてられる。割当ヒットは、モットされて命令が 発行者れたことを示す。割当ビットは各ROBエント リが未処理の動件に割当てられたことを示す。割当に リが未処理の動件に割当てられたことを示す。割当に リボールでは、エントリが用跡となると、または到外が短こると 割当から外される。別郷の有効ビットが、結果が完了さ れレジスタファイルに書込まれたがどうかを示す。 トリンのアドレス(結果までは行先タグとも呼ばれる)が 発行から実行の間が広する命令に付随し、結果バスの1 つを作して命やの結果とともにROB240に戻され でを介して命やの結果とともにROB240に戻され

0.0 23 より腎細には、行先タグは、命令が機能ユ ニットに発行されるときに用いられ、結果タグは命令が 戻されるとき、すなわち結果が優能ユニットからROB に戻されるときに用いられる。言い娘よれば、行先タグ は発行された命令に関連し、リオーダバッファによって 複雑ユニットに得定の命令の経典がどこにストアされる べきかに関して知らせるたかに機能ユニットに与えられ

【0093】より詳細には、命令に関連する行先タグは 機能ユニットにストアされ、次に結果バスに応送され る、このような行動をグは、これらが無界バスを作して 版送されるときにはまだ行先タグとして示される。これ らのタクは他の機能ユニットの待合かセステーションで オペランドタグと散ぎれ、このようで他の機能ユニット か特定の結果を必要かどうかを見る。特定の機能ユニットから結果は、ROB内の対応する相対推論位置に 厚される。

【0094】命令の結果は、効果的にこの命令の結果や となる命令の行死タグによって識別されるROBエントリ所に置かれる。その特定のROBエントリ所に置かれる。その特定のROBエントリの有効 ドルヴァとれるも、結果は、レジスタファイルにライ ドルックされる理解が回ってくるまでそこに管理する。エントリが除去されるよりも早くROB24のは割ぎら 株のとよび可能であり、この場合にはROB24のは実 終的にはフルとなる。リオーダバッファフル状態は、R OBSTAT(3:0)バスを介してデコーグ210は になられる。たれに応答して、デコーグ21のは日 になられる。たれに応答して、デコーグ21のは日のし DIFET信号を発生して、命令がICACHE205 からフェッチされるのを止める。したがって、ROBフ 小状態はデコーダ210による発行を止めることが認め られる.

【0095】オペランドの処理の説明に戻って、ROB 240でライトバックを待っている結果を、もし必要で あれば他の機能ユニットに転送することができることに 注目されたい。これは、IDECODE210内の命令 のソースレジスタアドレスをROB内の行先レジスタア ドレスと、デコード時にレジスタファイルアクセスと並 列して、比較することによって行なわれる。AおよびB ソースオペランドに関して起こり、かつ結果有効ビット がセットされている、最も最近のアドレス一致につい て、ROB240は対応する結果をレジスタファイル2 35の代わりに適切なオペランドバスに送る。この一致 が起これば、ROB240は、ROB240とレジスタ ファイル235との間のOVERRIDEラインを活件 化して、レジスタファイル235に、AおよびBオペラ ンドバスにいかなるオペランドも送らないように指示す 3.

【0096】たとえば、デコーダ210が、レジスタR 3の内容をレジスタR5の内容に加えてその結果をレジ スタR7に置くことを意味するように規定される、命令 ADD R3、R5、R7をデコードしていると仮定す る。この例において、IDECODE内でデコードされ るソースレジスタアドレスR3およびR5は、ROB2 40内の行先レジスタアドレスと比較される。この例の 目的のため、結果R3がROB240内に含まれ、結果 R5がレジスタファイル235内に含まれると仮定す る。これらの状況のもとでは、デコードされた命令内の ソースアドレスR3とROB240内の行先レジスタア ドレスR3との比較は肯定である。レジスタR3のため のROBエントリの結果がROB240から検索され、 適切な機能ユニット、すなわちALU0またはALU1 の待合わせステーションによるラッチのためにオペラン ドAバスにブロードキャストされる。この場合にROB エントリと一致が見いだされるので、レジスタファイル 235が、それが含み得る何らかの用済となったR3値 でAオペランドバスを駆動しないように、OVERRI DEラインが駆動される。

【009712の何で、デコードされた命令物のソース アドレスR5との民の名人の内に含まれる行先レジスタ アドレスとの比較はうまく行かない。したがって、レジ スタファイル235付に含まれる情熱が低い、ファインスター メルスへ変動され、その結果が機能ニーットすなわち ムし切に実行のためにプロードキャストされる。 Aオ ペランドおよびBオペランドの両方がALUの機能ニー ットの特合わせステーション内におれば、命令がALU のに投入されて、ALUのによって実行される。 結果 (結果ペランド)は、この結果イベランドを決めてい る他の機能ユニットの特合わせステーションに送るため に結果パス25に置かれる。 結果不ファンドはまた、 その結果の水の大いことが、これでよりによった。 するためにROB240にも与えられる。

【0099】2つ以上のROBエントリが同じ行先レジ スタクグを有するときには、最も最近のエントリが用い られる。これは、可能である参列性を続じてしまうであ ろう独立した命令による行先としての同じレジスタの異 なる使用を区別する。(これはライトアフターライトハ ザードとして知られる)命令のキャッシュ化の際に発 されるアリデコード情報はデコード時に作用し始める。 アリデコード情報は、「CACHE 205からPRED BCODE ラインを介してIDE CODE 210に渡さ れることが認められる。

【0100】プリデコードは以下の態様で行われる。各 命令について、ROBエントリの割当を、いくつのエン トリが必要であるかを示すことによって(エントリを1 つ必要とする命令もあるし、2つのエントリを必要とす る命令もある) 速める 2 ビットコードを含むプリデコー ド信号PREDECODEがある。たとえば、加算命令 ADD (RA+RB)→RCは、レジスタRC内に置 かれるべき単一の32ビット結果のために1つのエント リを必要とする。対照的に、乗算命令DFMULT (RA+RB) (倍精度) は、64 ビットの結果を保持 するのに2つのROBエントリを必要とする。本発明の この特定の実施例では、各ROBエントリは32ビット 幅である。この2ビットコードはさらに、所与の命令か らいくつの結果オペランドが生じるかを示す(すなわ ち、なし-分岐等、1-ほとんどのもの、または2-倍 精度)。プリデコード情報は、レジスタファイルアクセ スがAおよびBオペランドに必要であるかどうかを示す 2つの付加的なビットを含む。したがって、マイクロブ ロセッサ500において32ビット命令につき4ビット のプリデコード情報がある。これらのビットはPH2の アクセスに先立って、PH1でレジスタファイルボート の効率的な割当を可能にする。命令が必要とするレジス タファイルポートを割当てられていないが、ROB24 0がオペランドを転送できることを示していれば、いず れにしても命令は発行され得る。

【0101】[III(c) 命令フローー機能ユニッ

ト. 待合わせステーション1 図3ないし図5は、マイク ロプロセッサ500のすべての機能ユニットが共通のデ ータ処理バス535上にあることを示す。データ処理バ ス535は、その比較的広いバンド幅のために高速のバ スである。各機能ユニットにはその入力で2つの待合わ せステーションが備えられている。より多いまたは少な い待合わせステーションが機能ユニットで用いられる本 発明の他の実施例も企図される。

【0102】整数ユニット515は算術論理装置ALU OおよびALU1を含む。ALU0には待合わせステー ション540が設けられ、ALU1には待合わせステー ション545が設けられる。分岐ユニット520 (BR NSEC) にはその入力で待合わせステーション550 が供給される。浮動小数点ユニット (FPTSEC) 5 25は、浮動小数点加算ユニット555を含み、これに は待合わせステーション560が設けられる。浮動小数 占ユニット525はさらに、浮動小数点変換ユニット5 65を含み、これには待合わせステーション570が設 けられる。浮動小数点ユニット525はさらに、浮動小 数占無管ユニット575を含み、これには待合わせステ ーション580が備えられる。最後に、浮動小数点ユニ ット525はさらに、浮動小数点除算ユニット585を 含み、これにはその入力で待合わせステーション590 が備えられる。ロード/ストアユニット530もまた、 データ処理バス535上に存在し、待合わせステーショ ン600を含む。

【0103】図3ないし図5に示されるように、各機能 ユニットへの主入力 (すなわち機能ユニットと関連する 各待合わせステーションへの入力)は、以下の主データ 処理バス535を構成するバスによって与えられる、す なわち

- IDECODE210からの4つのOPCODE バス(INSOPn(7:0)として示され、nは0な いし3の整数である)
- IDECODE 210からの4つの命令タイプバ ス (INSTYPn (7:0) として示され、nは0な いし3の整数である)
- IDECODE 210からの4つの4ビット発行 ベクトルバス (XINSDISP (3:0) として示さ ha)
- 4) AオペランドバスおよびBオペランドバスの4つ の対 (XRDnAB/XRDnBB (31:0)と示さ nは0ないし3の整数である)
- 関連するA/Bタグバスの4つの対 (TAG n A) B/TAGnBB(4:0)と示され、nは0ないし3
- 6) 3つの双方向結果オペランドバスを含む結果バス 265 (XRESOB (31:0), XRES1B (3 1:0)、XRES2B(31:0)として示される)
- 2つの結果タグバス(XRESTAGOB/SR

- ESTAG1B(2:0)として示される)および 8) 2つの結果状態バス (XRESSTATOBおよ **びXRESSTAT1B(2:0)と示される)であ 3.**
- 【0104】1つ以上の待合わせステーションが上述の 機能ユニットの各々の前部に置かれる。待合わせステー ションは、本質的には、機能ユニットによる実行を待ち ながらそこで命令が待ち行列にされる先入れ先出し(F TFO) バッファである。命令がオペランドの代わりに タグを伴って発行されれば、または機能ユニットが停止 またはビジー状態であれば、命令は待合わせステーショ ンで待ち行列にされ、後続の命令はその後で待ち行列に される (特定の機能ユニット内の投入は全くの順番通り であることに注目されたい)。待合わせステーションが 充満すれば、これを示す信号がIDECODEにアサー トされる。これは、同じタイプの別の命令に出会えば、 発行を止める。

【0105】命令の発行は以下のように起こる。各待合 わせステーションは対応する命令タイプに関して命令T YPEバスを (PH2で) 観察する待合わせステーショ ン論理を含む。待合わせステーションは、対応するop コード、AおよびBオペランドならびにAおよびBオペ ランドタグバスを、このような命令タイプに出会えば選 択する。関連する機能ユニットで実行する2つ以上の命 令が認められれば、プログラム順に関して先の命令が優 先される。しかしながら、対応する発行ビットがセット されていることを認めるまで (PH1でXINSDIS P(n))、命令は待合わせステーションに受入れられ

ない. 【0106】この時点で、必要とされるオペランドが利 用可能であり、かつ機能ユニットが何らかの理由のため に停止されているわけでも、またはビジーであるわけで もなく、さらに前の命令が待合わせステーションで待っ ていなければ、命令は直ちに同じクロックサイクル内で 実行に移る。そうでなければ、命令は待合わせステーシ ョンに置かれる。命令がオペランドの代わりにオペラン ドタグを、伴って発行されていれば、待合わせステーシ ョン論理は、オペランドタグを結果タグバス(XRES TAGOBおよびXRESTAG1B) で現われる結果 タグと比較する。一致が認められれば、その結果が結果 バス群265の対応する結果バスから取入れられる。こ の結果は次に、命令を投入するのを可能にすれば機能ユ ニットに転送される。そうでなければ、結果はオペラン ドとして待合わせステーションに置かれ、ここで命令を 完了するのを助け、対応するタグ有効ビットはクリアさ れる。両方のオペランドが、汎用結果バスのいずれかま たは両方から同時に転送され得ることに注目されたい。 【0107】結果バス265を形成する3つの結果バス は、2つの汎用結果バスXRESOB(31:0)およ びXRES1B(31:0)を含み、さらに分岐および ストア専用の1つの結果パスXRES2B(31:0) を含む。結果パスXRES2B(31:0)は分較およ びストア専用なので、これが処理する結果(たとえば分 終PCアドレス等)は転送されない、機能ユニットは結 果パスXRES0B(31:0)およびXRES1B (31:0)をモニタし、一カリオーグパッファ(R

B) 24 のは3つの結果パスすべてをモニタする。 [0 10 81 高や吟悼会力セステーションで特・際に、 何らかの有効オペランドタグも同様に結果タグと比較さ れ、同しような転送が行なわれる、機能ユニット間およ び機能ユニットでの結果の転送して、このタグの付与 によって、従同性の適切なシーケンシングを維持しなが ら、異なる機能ユニットで明チ通りでない命令の実行を 可能にし、さらにオペランドハザードが無関係の核数の 金令の要符をブロッケることを形く、命令タグイブおよ

びA/BタグはPH2で利用可能であり、一方投入する 決定は後続のPH1で行なわれる。

【0109】待合わせステーションのオペランドは、こ れらが送られた実際のオペランドデータでなければ、タ グおよび有効ビットを有する。言い換えれば、命令が待 合わせステーションに発行され、かつ特定のオペランド がまだ利用可能でなければ、そのオペランドに関連する オペランドタグが実際のオペランドの代わりに待合わせ ステーションに与えられる。有効ビットは各オペランド タグと関連する、結果が機能ユニットで完了すると、結 果は他の機能ユニットおよびROB240に結合される 結果バスに与えられる。結果は待合わせステーションの オペランドタグと比較されて、ヒットが起これば、タグ 有効ビットがクリアされて、結果バスからのオペランド は、オペランドに対して指定された機能ユニットの位置 に転送される。言い換えれば、待合わせステーション内 の何らかのエントリに一致する結果タグ 0 および 1 にお けるタグ比較が値をそのステーションに転送する。

[0110] どの命令源(徐合かセステーションまたは 待合わせステーションに結合される4つの入来するバス のうちの1つ)が局所的デコードの次の候補であるかを 定め、徐合かセステーションの元頭にあるエントリに同 する待合かセステーションの元頭にあるエントリに同 する待合かセステーションのでは、いましたデートリ 優先寺。からでは、一の際に待合かセステーションなフトリン が行なわれ、この際に待合かセステーションなフトリン が優大する。作りまでは、その2つの符合かセステーションは光入れ た出し(FIFO)構成を形成し、徐合かセステーションに発行される第1の命令がFIFOの元頭を形成し、 FIFOに発行される最後の命令がFIFOの未頭を形成し、 FIFOに発行される最後の命令がFIFOの未頭を形成し、 をする。

【0111】機能ユニットによる局所的デコードとは、 タイプバスをモニタすることによって、機能ユニットが まず、そのタイプの命令が発行されていることを定める ということを意味する。一旦機能ユニットが、それが処理すべき命令を識別すると、機能ユニットはのpコード バス上の対応するopコードを調べて、機能ユニットが 実行すべき特確な命令を判断する。

【0112】未発卵のこの実態例では、実行時間は、特定の命令サイアおよびその命令を実行する機能ユニットに依存する。より具体的には、実行時間は、すべてのALU、シフタ、外機動作はよびキャッシュでセットするロードストアの1サイクから、浮砂小敷は、ロード/ストアミスおよび特殊レジスタ動作のための数サイクかにまでわたる。特殊レジスタとは、再指定されない何かの効用でないジスタとは、再指定されない何かの効用でないジスタとは、再指定されない何かの効用でないジスタとは、再指定される。

【0113】機能ユーットは以下のように結果バスに対して関係する。結果バス2は、オペランドを戻さないストアのため、および計算されたクーゲットアドレスを戻す分極のために用いられる。分岐には虚む灯間位があることが認められる、別用結果バスのは、シフタユニット510から、浮動小数点ユニット525から結果とロードおよい特殊とジスケアセスとを扱う。

【0114】結果バス0 (XRESOB (31:0) と も示される) および結果バス1 (XRES1B (31: の)とも示される)へのアクセスを得ることに関する機 能ユニット間での優先順位は、図6に示される。図6の 表において、「DPの下位半分」という用語は、倍精度 数の下位半分を意味する。マイクロプロセッサ500 は、倍精度 (DP) 数を送るのに32ビットオペランド バスを用いる。より具体的には、倍精度数がオペランド バスを介して伝送されるとき、その数は2つの32ビッ ト部分、すなわち上位32ビット部分と下位32ビット 部分とで伝送される。上位および下位部分は、一般に2 サイクルで2オペランドバスを介して伝送される。機能 ユニットによる特定の結果バスに対するアクセスのリク エストの拒否は、その機能ユニットを停止させ、待合わ せステーションフル状態としてデコードにされるために 戻り得る。

【0115】 諸県は、結果のタイプ(なし、通常または 傾外、および命令固有のコード、すなわちデークキャッ シュミス、アサートラップおよび効金額子割)をデータキャッ ランニミス、アサートラップおよび分金額子割)を 含む、一実施的では、結果はまた、そのユニットおよび 命令に依存して、3 2ビット結果メイマンドおよび評細 な実行または例が状態を含む。結果バス235は、結果 をROB240に戻すため、および結果を機能ユニット の骨合わセステーションに転送するために用いたれる。 結果情報のすべてがROB240にストアされるが、機 能ユニットは結果状態コードおよび結果オペランドを見 るだけである。

【0116】ほとんどの機能ユニットは上述の態様で動作する。しかしながら、特殊レジスタブロックセクショ

ン(SRBSEC)512およびロード/ストアセクシ ョン(LSSEC)530は、いくぶん異なる。SRB SEC機能ユニットは、頻繁には更新されずかつレジス タ再指定によってサポートされない状態および制御レジ スタ等のマシン状態情報を保持する。SRBSEC51 2の特殊レジスタへの、およびそこからの動きは、周り の命令に関して常に直列化される。したがって、SRB SECは、別個の機能ユニットでありながら、直列化の ためにオペランドが常にレジスタファイル235から利 用可能であるので、待合わせステーションを必要としな い。SRBSEC機能ユニットによって実行される命令 の例には、「スペシャルレジスタへ移動」MTSR、お 上び「スペシャルレジスタから移動」MFSR命令があ る。直列化を必要とするこのような命令を実行する前 に、マイクロプロセッサ500は、この命令の前のすべ ての推論状態を直列化するか、または実行する。アドバ ンスト・マイクロ・ディバイシズ・インコーポレイテッ ドによって製造されるAM29000マイクロプロセッ サで用いられるのと同じ特殊レジスタブロックを、SR BSEC512として用いてもよい。

【0117】ロード/ストアセクションLSSEC53 0は、他の機能ユニットと同じ態様で待合わせステーシ ョンを用いる。ロード/ストアセクション530は、デ ータキャッシュ245からのデータのロードおよびデー タキャッシュ245におけるデータのストアを制御す る。しかしながら、命令の実行に関して、これは最も複 雑な機能ユニットである。LSSECは、データキャッ シュ (DCACHE) 245およびメモリ管理ユニット (MMU) 247と密に結合する。マイクロプロセッサ 500は、データキャッシュ245または主メモリ25 5を変更する何らかの動作が未完了となり得ないように 設計される。さらに、このような変更は、周りの命令に 関してプログラム順に起こらなくてはならない。このこ とは、すべてのストアおよびデータキャッシュでミスし ているロードの実行がROB240内のリタイア論理2 42と協働しなくてはならないことを意味する。このこ とは、対応するROBエントリにROBリタイア論理が 出会うまでこれらの動作が待ち行列にされるFIFOで ある、アクセスバッファ605と呼ばれる機構を用いて 行なわれる。

【0118】データキャッシュ(DCACHE)245 として用いることができるデータキャッシュの1つ、お よびロード/ストアセクション(LSSEC)530と して用いることができる1つのロード/ストアセクションは、同時係原中であり本様受人に該受された「高性能 ローストスト展館ユニットおよびデータキャッシュ」 ("Bish Performance Load/Store Functional Init And Data Cache")と照される米国特許出即連該部号第1 46,376号に記載され、その開示はこに引用によって提用される。命令キャッシュおよびデータキャッシ ュのアドレス指定に関するさらなる情報は、同時気息中であり、本義受人に接受された「緑形アドレス可能なマイクロプロセッサキッシュ」("Linearly Addressable Hieroprocessor Cache")と照される同時係属中の米国時計出脚連接等号第146,381号に記載され、その開示はこと5月用によって採用される。

【0119】アクセスバッファ605はLSSEC53 0内に位置される。一実施例において、アクセスバッフ ァ605はミスしているロードまたはストア (ヒット/ ミス)の2-4ワードFIFOである。ヒットしている ストアは、それが実行されるべき次のものとなるまで書 込まれない。しかしながら、アクセスまたはストアバッ ファによって、この状態は一時記憶装置に保持されるこ とが可能となり、これはROBがレジスタ参照を転送す るのと類似した態様でデータ参照を転送することができ る。アクセスバッファは最後に、アクセスバッファの内 容がプログラム順で次であるときにデータキャッシュ2 45 (CACHE) に書込む。言い換えれば、アクセス バッファまたはストアバッファは、他のロード/ストア 命令が処理され続けることが可能であるように1つまた はそれ以上のロード/ストア命令をストアするFIFO バッファである。たとえば、アクセスバッファ605 は、後続のロードがロード/ストアユニットLSSEC 530によって実行されている一方で、ストアを保持す ることができる。

【0120】ストアバッファとしても知られるアクセス バッファ、およびデータキャッシュと関連して用いられ るロード/ストフ機能ユニットは、同時起読中で本識受 人に確愛された「高性能ロード/ストア機能ユニットお よびデータキャッシュ」と聞きれる同時係属中の特許出 願により詳細に述べられ、その間示をここに引用によっ て援用する。

【0121】ROBリタイア論理242の機能は、どの命令がROB240からレジスタファイル235へと略かされるできてあるかを定めることできる。ROBエントリのこの格跡の基準は、エントリが指効かつ割当てられること、結果が概能ユニットから戻されていること、およびエントリが読予測または例外事象でマークされていないことである。

【0122】ストア動性は2つのオペランド、すなわち メモリアドレスおよびデータを必要とする。ストアが後 入されると。これは1、SSBに符合かセステーション6 0のからアクセスバッファ605へと転送され、ストア 結果状態がROB240に戻される。ストアは、データ がまた利用可能でなくても投入され得るが、アドレスは そこになくてはならない、この場合、アクセスバッファ は待合かセステーションとが成した影味でクタを用い て、結果バス235からストアデータを選択する。スト アが扱えされる際、メモリ管理スニット(MMU)24 アを高速撃機がスティアにBO(515のルックファイで高速撃機がスティア(TUB)615のルックフィ 615のルックファ(TUB)615のルックで高速撃機がスティア・イアにあるで が行なわれ、データキャッシュがアクセスされてヒット についてチェックする。

【0123】MMUからの物理アドレスおよび仮想アド レスのページ部分は、データキャッシュからのステータ ス情報とともにアクセスバッファに置かれる。言い換え れば、キャッシュは物理的にアドレスされる。TLBミ スが起こると、これは結果状態に反映され、適切なトラ ップベクトルが結果バス2に送られ、この時点では他の 動作は行なわれない。(ロードに関するTLBルックア ップも同じように行なわれるが、何らかのトラップベク トルは結果バス1に進む。) トラップベクトルは例外で ある。マイクロプロセッサ500はTLBトラップを取 込み、新しいページを物理メモリにロードして、TLB を更新する。この動作には数百サイクルかかる可能性が あるが、比較的頻繁には起こらない事象である。マイク ロプロセッサ500はPCを止めて、マイクロプロセッ サレジスタをストアし尽し、ベクトルを実行して、レジ スタ状態を復元し、割込リターンを実行する。

【0124】ストアがアクセスバッファの先頭に達する と (次いで等であればすぐに行なわれる)、ROB 24 Oが、対応するROBエントリが用済の段階に達したこ とを示すLSRETIREと符号を付される信号をアサ ートし、次いでキャッシュアクセスを進める。しかしな がら、キャッシュが前のリフィルを完了させること、ま たはコヒーレンシー動作を行なうことでビジー状態であ れば、遅延され得る。一方、ROB240は動作を続 け、別のストア命令に出会うかもしれない。LSSEC がそれを完了する準備ができる前にそのストア命令が用 済とされないようにするために、以下のようにハンドシ ェイクが用いられる。LSSEC530はROB240 に、LSDONEをアサートすることによってLSSE Cが動作を完了したときを示す信号を与える。ROB2 40は、前のストアが用済とされてからLSDONEを 認めていなければ、ストア (またはロード) を停止する ことが認められる。

【01251 データキャッシュ245においてヒットしているロード動作は、ROB240と協働されたくちよい、しかしながら、ミスはROB240と協働されて、不必要セリフィルを対しているではなったが使き起えて、アル要をリア・ルードではなったが、ロードといると、(キャッシュがビジー状態でなければ)キャッシュアとより等くだったがあれば、結果が高来が出てードとともに結果がほかとなった。そがあれば、ロードはアクセスバッフィの65ではのは、ロード、ミスが民でかれ、ロード、ロードはアクセスバッフィの65では、ロード、コードはアクセスバッフィの65では、ロード、エードはアクセスバースである。その1241に18日で1日にをアナートして、ロード、再始は東状間コードとといは解がスに置かれている所述のフードから、これが扱われるキャッドリンに、ロード、再始は無状間コードとといは解すいる所述のフードから、これが現われる手をすぐビリフィルが終するのも特をよいものである。

たない)。ROB240は、ストアの場合のようにLS RETIREをアサートする際にロードを用済とできな いことが認められる。その代わりに、ROB240はデ ータが戻るのを待たなくてはならない。

【0126】ロードは、アクセスバッファにおいて待っ ている。前の未完了のストア動作があっても処理され得 る。ストアに関して順序通りでなくロードを行なうのを 可能にする際に、マイクロプロセッサ500はロードが (プログラム順に関して)前のストアによってこれから 変更される位置からは行なわれないことを確実にする。 このことは、ロードアドレスをアクセスバッファ605 内の何らかのストアアドレスと、キャッシュアクセスと 並列して、比較することによって行なわれる。どれも一 致しなければ、ロードは進められる。1つ一致するもの があれば(2つ以上の場合は最も最近のエントリ)、ス トアデータがアクセスバッファ605からキャッシュデ ータの代わりに結果バス265に転送される。起こって いるかもしれない何らかのキャッシュミスは無視される (すなわちリフィルは起こらない)。ストアデータがま だ存在しなければ、ロードはストアデータが到着するま で停止される。さらに、これらの動作は、望ましいこと にはメモリアクセスが不必要に並列性を損なうことを防

く。 【0127】ここでさらにロード/ストアについて検討する。1 Kバイトおよび2 Kバイトページサイズに関して、高速変換パッファ (TLB)のルックアップが、キッシュアクセスに先立って行なかれる。これはさらなるサイクルのロード/ストア待ち時間を超こす。LSSEのがロードまたはストアを「完了する」とき、これは回路するキャッシ動作が完了ることを意味していたに注目されたい。そうではなく、I CACHEまたはDCACHE、BIU、および外部でリフィル等の動作がまだあるかもしれたない。

【0128】アクセスバッファ転送は、部分ワードロー ド/ストア動作のためには行なわれない。ワードーアド レス一致が検出され、かつロードとストアとの間で何ら かのオーバーラップがあれば、ロードはキャッシュミス のように見えるようにされ、ストアの後に実行されるよ うにアクセスバッファ605で待ち行列にされる(実際 にはキャッシュでヒットしているかもしれないし、して いないかもしれない) , オーバーラップがなければ、ロ ードはアドレス一致がなかったかのように進められる。 【0129】ロード/ストアマルチ命令は、直列化の態 様で行なわれる。すなわちロード/ストアマルチ命令が 実行されているとき、他のどの命令も並列して行なわれ ないことが認められる。ロードまたはストア(ロード/ ストア) マルチ命令は、レジスタファイルへの、または そこからのブロックの動きである。この命令は、所与の アドレス、所与のレジスタ、およびカウントフィールド を含む。ロード/ストアのマルチ命令の一例に、LOA

DM(C, A, B)があり、Cは行先レジスタ、Aはアドレスレジスタ、およびBは転送の数である。

【0130】ロードミスは必ずしもリフィルを起こさないことも認められる。その代わりに、ページはキャッシュ不可能としてマークされるかもしれず、ロードがアクセスバッファから遊たされているかもしれない。

【0131】【III(D) 命令フローーリオーダバッファおよび命令リタイア】結果がROB240に戻されると、これらは結果タグによって物度されるエントリに審込まれ、これはROBの先頭および末足ポインタの間の何らかの場所にある。ライトバック、ストアおよびロードミスの更新を制御するリタイア諸岬242は、プログラの匿でが出来ませるドエントリを目る。

[0132] PCO、PC1およびPC2は、DEC、 EXECおよびWRITEBACKO, 1の値を含むマ ッピングレジスタである。信号DEC、EXECおよび WRITEBACKO, 1は、スカラAM29000パ イプラインからの段階であるデコード、実行およびライ トバックを指し、AMD2900は、アドバンスト・マ イクロ・ディバイシズ・インコーポレイテッドから入手 可能なマイクロプロセッサである。これらの信号は、実 行の際にパイプラインを再始動させるのに用いられる。 遅延分岐のために2つ以上のPCが用いられる。PC O、PC1およびPC2は、割込またはトラップの際に 用いられて、分岐誤予測または例外に出会うとマイクロ プロセッサ500が戻り得る、DEC、EXECおよび WRITEBACKO、1の古い値を保持する。PC PC1およびPC2は、パイプラインを再始動させ るために割込リターンの際に用いられ、リオーダバッフ ァ240内のリタイア論理242内に含まれる。PC1 は現在のリタイアPCをマッピングする。

【0133】 通常の結果を有するエントリに出会えば、 結果オペランド(もしまれば)がエントリにおいて特定 されたレジスタファイル(RF)235の位置に書込ま れる、RF書込ポート(WR)は2つあるので、2つの オペランドが開いたレジスタファイルに格納され場る。 ROB240は、さらに1つのストアおよび1つの分検 を用済とすることができ、最大で4つの命令を1マイク ロブロセッサザイクルについて用済とできる。

[0134] CPSビットおよびFPSスティッキービット等の他の状態は、この時点で要弱を礼得る、CPSは現在のプロセッサ状態を指し、CPSはプログラム状態とおくが大きが、FPSは、浮動外吸点機能ユニット525の次かの状態/条件コードレジスタを示す。FPSスティッキービットとは、セット条件によってセットされ、クリア条件でクリアされないビットのことである。FPSスティッキービットは、オットのとである。FPSスティッキービットは、オ勢小吸点を変のから削削のために用いられる、たとまば、マイクロ

プロセッサ500が値を減算するか、またはシフトすれば、いくつかの最下位ビット(LSB)が仮数部からシ フトされる。FPSスティッキービットは、この条件が 起こったという総示を与える。

【0135】その結果がは大原されていないROB24 内内のエントリは、結果が戻ってくるまでそれ以上の埋 理を伸止させる。そのエントリを離えるものは、たとえ 有効であっても開済とはされない。ストア結果に出会え 流 ROB240は、実際にストアを行なって命令を用 済とするようにロード/ストアセラションにゴーアへッ ド指示を与える。ロードミス結果に出会えば、ROB2 40はロードを実行するようごエーアへット指示をよ る。ロードが完了すると、要求されたロードオペランド はROB240にロードレット状態とともに戻され、これが命令を用筋さすることを可能にし、そのオペランド を持っている何らかの待合わせステーションによって認 めたの機能薬に出会えば、ROB240はたた 用いてPC1を更新する。

[0136] マイクロプロセッサのアーキテクチャ状態は、プログラム内のリタイアPCの現在の状態である。 マイクロプロセッサの推論状態は、FETCHPCの現在の艦、デコーグまよびリオーグバッファ内のエントリのすべてである。これらは、ダイナミックに更新される形な企命命の推論キューである。例がまたは観ぎ側の際に、すべての推論体態はクリアされ得るが、アーキテクチャ状態は、これがレジスタファイルの現在の状態なので、クリアされ得ない。

【0137】展予測分較運延スロットを超える命令は、 膜予測が明らかとなる前に実行され得ることを状に並べ、 た、この発生は、ROB240によって区別される。 野悪が検出されると、いかなる未発行の命令もクリアされ、フェッチャ257が再び指示される。 たいを対しまなない。 ト520はその特合かセステーション550内の何らかの有効エントリにおける「キャンセル」ビットをセット し、そのためこれらの分岐は苦を受けずに実行され、 予測を超こすことなくROB240に更もなり、 【0138】このような誤予測が起こると、ROB内の 対路するエントリは誤予測されたものとして割当てられ。 8歳のエントリが機能エニットから転送されると

る。後線のエントリか線能ユニットから転送されると き、これらは完了されているが誤予測されたものとして マークされる。リオーダバッファ 24 0内のリタイア動 理24 2は、これらのエントリを無視して、割当から外 す。

[0139] 同時に、発生/非発生および正確/不正確な子離を示う分岐結果状態がROB240に戻される。 珍子離を示う分岐結果状態がROB240に戻される。 砂子濃が高地は、ROBに、分岐エントリの峻の2つ目から(揺延又ロットを考慮して)末尾ポインタまでのす べてのエントリのキャンセルビットを書かにセットさせる。この発生と飯く第20サイクルで、デコードがター ゲット命令を発行し始め、これには通常通り末尾ポイン タから始まってタグが割当てられる。キャンセルされた エントリにROBリタイア論理242が出会えば、これ らは破棄される。ロード/ストアユニット530は、R OB240とロード/ストアセクションLSSEC53 0との間のLSCANCELラインを介して伝送される LSCANCEL信号によってROBからゴーアヘッド で、待っている何らかのキャンセルを知らされる。LS CANCEL信号は、キャンセルされるべきアクセスバ ッファ605内の何らかの未処理のストアまたはロード ミスを示す。アクセスバッファ605はFIFOとして 動作して、次に古いストアはキャンセルされる命令であ る。ロード/ストアセクションLSSEC530および アクセスバッファ (ストアバッファ)605として用い てもよいロード/ストアセクションおよびアクセスバッ ファの1つに関してのさらなる詳細は、「高性能ロード /ストア機能ユニットおよびデータキャッシュ」と題さ れる同時係属中の米国特許出願連続番号第146,37 6号に記載され、その開示はここに引用によって援用さ ns.

[0140] ある特定の命令の実行の際に例外が超これ ば、どのグローバルアクションも要求されない。例外状 服は単に、ROB240に要される結果状態に反映され る。適切なトラップベクトル数が、一般に温帯の結果オ ポランドの代わりに要される(これはRF更新が禁止ら れないときを論き、この場合にはROBはベクトル数を 発生する)。トラップベクトル数とは、様々を短期のベ クトルのうちの上が超こったか、および特定のプラ プの発生の際にどこに行くべきかを示す数である。トラ ップの発生とな鼻型的を削は、0での修算、算術的オ ーバーフロー、ましび丁LBページの欠動がある。

[0141] レジスタファイル235時にストアされた データは、マイクロプロセッサの現在の実行機能を表わ すことがわかる。しかしながら、ROB240にストア されたデータは、マイクロプロセッサの予測実行状態を 表わす。命令が開発とされるべきとき、ROB240に ストアされた対応する結果が、レジスタファイル235 に送られ、それから用深とされる。

【0142】 【III(E) 命令フロータイミング』 命令フローのタイミングに関して、スーパースカラマイ クロプロセッサ500の動作を説明するために、以下の 表2が与えられる。表2は、マイクロプロセッサ500 のパイプラインステージと、これらの各ステージの間に 起こる重要で事象とを示す、パイプラインの段階は、表 2の第1の列に挙げられる。

【0143】 【表2】

| 1)フェッチ | PH1 | 命令フェッチアドレスが形成される(フェッチPC (FPC))。 |
|--------------|------|--|
| | PH 2 | I CACHEがアクセスされる。 |
| 2)デコード | PH1 | 命令プロックがX 1 n B でデコードするように送られ る。レジスタファイルポートが割当てられ、スタック ポインタの付加が行なわれる。 |
| | PH 2 | 命令が分類され、発行が確立される。 o p コード、タ イプおよびオペランドタグがユニットにプロードキャ ストされる。レジスタファイルがアクセスされる。 R A/R BフィールドがR O B の内容に対してチェック される。 |
| 3)実 行 | PH1 | A/BオペランドバスがRF/ROBによって駆動されるか、またはオペランドが結果パスによって連択され待て、発行ビット(XINDISP)がアサートされる。命令が投入されるか、または待合わせステーションに置かれる。結果パスがリクエストされる。 |
| | PH2 | 命令が実行される。機能ユニットがその待合わせステ ーションの発行のフル/空状態を信号で伝える。 [分 岐誤予測が決定される(PH2の遅くに)] 。 |
| 4)結果転送 | PH1 | 機能ユニットに結果バスが許可され、結果が結果バス を介してROBに送られる(何らかのユニットへの特 展バス転送のために利用可能となる)。 [フェッチ C (FPC) が正しいターゲットPCで更新される] |
| | PH2 | ROBが格納のためのエントリを闘べる [分岐先に関するキャッシュアクセス]。 |
| 5)ライト バック | PHI | 特果がレジスタファイルに送られライトバックされる。PC1が更新される[分岐先ブロックがデコードに送られる]。 |
| | PH2 | [分岐先ブロックはデコード中である] |

【0144】 表2は、機能停止のない、マイクロプロセッサ500における基本的な整数命令の流れにおいて各相(各マイクロプロセッササイクルのPH1およびPH2)で何が起こるかと分検訂正タイミング(かっこ内)を示す。

【0145】[III(F) メモリ管理ユニット、デ ータキャッシュおよびバスインタフェースユニット] メ モリ管理ユニット (MMU) 247は、本質的には、ア ドバンスト・マイクロ・ディバイシズ・インコーポレイ テッドによって製造されるAM29050マイクロプロ セッサのものと同じである。MMU247は、命令フェ ッチおよびデータアクセスのために仮想アドレスを物理 アドレスに変換する。AM29050とマイクロプロセ ッサ500との命令フェッチに関しての違いは、AM2 9050では、分岐先キャッシュBTCへの参照の際に MMUが調べられるが、一方、マイクロプロセッサ50 Oは分岐先キャッシュを用いず、BTC参照のためにM MUを調べない。分岐先キャッシュは、分岐先のみのキ ャッシュである。分岐先キャッシュは、アドバンスト・ マイクロ・ディバイシズ・インコーポレイテッドが製造 するAm29050マイクロプロセッサのスカラパイプ ラインの一部を形成する。BTCは、1クロックサイク ルにつき1度命令をフェッチする。

【0146】命令フェッチアドレス変換のためのMMU 247の必要をさらになくすために、ICACHE20 5は、キャッシュミスの際にICACHEが参照する1 エントリ高速変換/マファ(TLB)615を含む。T LBは、1エントリTLBでセットしない変換が必要な ときにリフィルされる。したがって、TLB615は、 MMUからの必要に応じてリフィルされる。MMU24 7はICACHE205と際に結合されるわけではない ので、これはリフィル時間を短縮し、MMUに対する負 着を被じる。

(10147) データキャッシュ245は、物理アドレス、20エイセットアソシアティブ8尺キャッシュとして構成される。の実施所では、4化を下回るペース で構成される。の実施所では、4化を下回るペーターサイズに関しては、アドレス窓掛がまず寄存された。この 要件は、1 Kおよび2Kページサイズについて当てはま 大する。しかしながら、キャッシュインデックスにおい で不確かな1ビットを有する4Kページサイズは、ロ で不確かな1ビットを有する4Kページサイズは、ロ マインの可能なプロックへのアクセスが可能になる。 マインは1枚が、正しいものを選択するためにがMUか らの2つの物理アドレスと2つのキャッシュタグとの間で存むかれる。

[0148] データキャッシュ245は、コピーバック /ライトスルーが開合された方法をとる。より具体的に は、搬込ミスはライトスルーとして存ぐむか、割当はな く、搬込ヒットは、ロードによって前に割当てられたブ ロックに対してのみ起り、キャッシュコヒーレンシー に依存してライトスルーを起こし得る。マイクロプロセ ッサ500は、マルチプロセッサシステムはJCMOE SIーモディファイド・オーンド・エクスクルーシブ・シェアード・インバリッド (フューチャーバス) プロト コルを用いるキャッシュ 可能メモリの効率的な I/Oの ために データキャッシュ コヒーレンシーをサポートする。 MOB SIプロトコルは、特定のキャッシュブロックの5つの状態のうちの1つを示す。 図 3ない L図 5の マイクロプロセッサ500が MOE SIプロトコルを用いるのに対して、後述の図 10 および 11 に示される イクロプロセッサは類似した ME SIプロトコルを用いるのに対して、後述の図 10 および 11 に示される マイクロプロセッサは類似した ME SIプロトコルを用いる

【0149】バスインタフェースユニット(BIU)260は、アドバンスト・マイクロ・ディバインズ・インーボレイテットが製造するAMD29030マイクロプロセッサと同じ外部インタフェースを用いる。さらに、BIU260は、アドレス、命令、およびデータのために単一の内部32ビットバス、すなわ内部アドレスデータ(IAD)バス250を用いる。

[0150] この特定の実施例では、外部メモリとも称される主メモリ255は、1/0とデータ/命令とのみを区別する単一の平らなスペースである。示される特定の実施例では、メモリ255はリードオンリーメモリ(ROM)を含まず、命令とデータとの区別を存むわない。他のタイプの外部メモリの構成を、主メモリ255として用いてもよい。

【0151】図3ないし図5に示されるように、BIU 260. ICACHE205, DCACHE245, M MU247およびSRBSEC512は、すべて32ビ ットIADバス250によって結合される。IADバス 250は、キャッシュミスおよびコヒーレンシー動作の 際の外部アクセスのために、主にBIU260とキャッ シュ (ICACHE 205、DCACHE 245) との 間の通信のために用いられる。IADバス250は、ア ドレスとデータの両方を扱う。これはスタティックバス であり、PH1の間はBIU260が駆動し、PH2の 間は他のすべてのユニットが駆動する。 IADバス25 0に対するいかなるリクエストも、図7に示されるバス 調停ブロックによって与えられるバス調停および許可を 通らなくてはならない。スペースを節約するために、バ ス調停ブロック700は、図3ないし図5のマイクロブ ロセッサ500のブロック図には図示しない。 【0152】 IADバスの調停は、調停動作の中で第1

【0152】TADバスの副時は、副仲勤が中で年第1 の優先順位を着くな規範(キャシュコヒーレンシー に関して)を含む。TADバスに対するリクエストは、 PH1の早くに行なわれ、PH1の非常に選くに応答さ れる。機能ユニットがPH1でTADバスを許可される と、後続のPH2の間にアドレスをTADバスに送り、 BIUによるある動作(たとえば命令フェッチ、ロー

ド)をリクエストし得る。 【0153】IADバス250は、外部バスおよびマイ クロプロセッサ500内のすべての主要なアレイを互い に連結する、上棟的低間波数のアドレス、デークおよび 制御レスである。IAD/ベス250は、マッピングアレ イへの特殊レジス更新、MMU変徴、キャッシュリフ イル、バス観察等の比較的低間波数の動作の低波を与え る。本発明の一美地研では、IAD/ベス250は、それ にアドレスおよびデークがマルチプレクスされる32ビ ットを含む、IAD/ベス250はまた、12の制御ライ ン、すなわちICACHE、DCACHE、TLB、S RBSEC、LSSECおよびBIUの各ブロックにつ いての、それた給される説出刺刺ラインおよび普込刺 御ラインを合む。

【0154】図7に示されるIAD調停ブロック700 は、どの構成要素(ICACHE205、BIU26 O, BRNSEC520, DCACHE245, SRB SEC512またはMMU247) がある特定の時間に IADバス250に対してアクセスを許可されるかを決 定するために、リクエスト/許可プロトコルを用いる。 BIU260を介して外部メモリ255が、バス観察の 目的のために最高の優先順位を許可される。バス観察 は、マイクロプロセッサ500のためのデータ一致プロ トコルの一部である。マイクロプロセッサ500は、デ ータキャッシュ内に局所的に保持される変更されたデー タを含み得るので、このようなデータは、メモリへの書 込が起こるときに更新される。マイクロプロセッサ50 Oはまた、データキャッシュ内に局所的に保持される変 更されたブロックへの読出が起こると、変更されたデー タを与える。バス観察を備えたコピーバック機構が、マ イクロプロセッサ500のキャッシュ動作において用い Sha.

【0155】図7に示されるように、IAD調停ブロッ 2700 EIACHE 205, BIU260, BRNS EC520, DCACHE245, SRBSEC512 またはMMU247の各々との間に、それぞれのリクエ ストラインが結合される。これらのリクエストラインの 各々は制御論理705に結合され、その出力はドライバ 710に結合される。IAD調停プロック700は、I CACHE 205, BIU260, BRNSEC52 O、DCACHE245、SRBSEC512またはM MU247のためのそれぞれの許可ラインを含む。特定 の構成要素が I ADバス25 0へのアクセスを求める と その構成要素は I A D 調停プロック 7 O O と制御 7 05とにリクエスト信号を送る。たとえば、BIUがメ モリアクセスを行なうために I A D バス 2 5 0 へのアク セスを得たいと仮定する。この場合、BIU260は、 IAD調停ブロック700および制御705にIADバ スアクセスリクエストを送る。IAD調停ブロック70 Oは、IADバス250に対するアクセスのリクエスト が同時に複数存在するとき、リクエストの優先順位を決 定する。調停ブロック700は、優先順位の方式に従っ

てそれがIADバスへのアクセスを許可されるべきだと 決定した特定の装置の許可ラインに許可を投入する。こ の例では、許可信号はBIU許可ラインに投入され、B IU260はIADバス250へのアクセスを進める。 【0156】制御回路705の出力はIADバス250 に結合される。以下の構成要素 I CACHE 205、B IU260. BRNSEC520, SRBSEC51 2、DCACHE 245およびMMU 247の各々に は、このような構成要素がIADバス250を駆動する のを可能にするドライバ同路710が備えられる。これ らの構成要素の各々にはさらに、これらの構成要素が I ADバス250からの値をラッチするのを可能にするラ ッチ715が備えられる。制御回路705は、IADバ スのためのリクエスト許可プロトコルを与える。機能ユ ニットは局所的に、IADバスへのアクセスが求められ ていることを認め、調停ブロック700にリクエストを 送る。調停ブロック700は最も優先順位の高いリクエ ストを受取り、それにしたがってアクセスを許可する。 ラッチ715は、そのブロックに転送が起こっていれ ば、リクエストされたデータの読出を示す。ドライバ7 10は、局所的に利用可能な値の駆動を示し、別のプロ ックがそれを読出す他の何らかの位置を駆動する。 IA Dバス250へのアクセスを得るためにこのバス調停を 通るとある待ち時間が加わるが、それでも許容可能な性 能を与えることが見いだされた。マイクロプロセッサ5 OOにTADバス250を設けることは、TADバスに 接続される上述のセクションすべての間に専用の経路を 設けることよりもコスト効率がはるかに良い。

【0157】図8は、マイクロプロセッサ500のバイ プラインの複数の段階を通してのその選択された信号の 状態を示すタイミング図である。図8は、逐次映地延の ためのこのようなパイプラインを示す。対照的に、図9 のタイミング図は、マイクロプロセッサ500同様の タイミング図は、マイクロプロセッサ500同様の サイミング図はなるが、図9のダイミング図は分検試 予測および回復が起こる場合のものである。

レジスタファイル/ROBアクセスを示すREGF/R OBアクセスを含む。Issue instr/dest tags 信号は、 命令/行先タグの投入を示す。A/B read operand buses 信号は、AおよびBオペランドバスを介してのAおよび Bオペランドの転送を示す。Funct unit exec.信号は、 機能ユニットでの投入された命令の実行を示す。Result bus arb信号は、結果バスに対する調停を示す。Result bus forward信号は、機能ユニットによって結果が発生 された後の果バスを介しての結果の転送を示す。ROB wr ite result信号は、結果がROBに書込まれることを示 す、ROB tag forward 信号は、ROBから機能ユニット へのオペランドタグの転送を示す。REGF write/retire 信号は、ROBからレジスタファイルへの結果の格納を 示す、PC (31:0) 信号は、命令がもう推論的なも のではないとして用済とされると必ず更新されるプログ ラムカウンタ (PC) を示す。

【0159】図8のタイミン/図では、パイプラインは 変次的な命令ストリームの実行に関して示される。この 例では、予測実行経路が実際にとられ、キャッシュから 直接利用可能である。簡単に言えば、フェッチパイプラ イン段間において、命令はマイクロプレーサウによる処 型のためにキャッシュからフェッチされる。命令はデコ ードパイプライン段階でデコードされて、実行パイプラ イン段階で実行される。ツースオペランドバスおよび結 果バスは、整数のイズに対応する32ビットの幅であ ることがわかる。命令バスオペランドバスが倍精度浮動 小数点演算のために64ビット値を駆動するには2サイ クルか必要である。

【0160】結果パイプライン段階では、オペランド値 が、結果を発生した機能ユニットから実行のために他の 機能ユニットに直接転送される。結果段階のクロック相 PH1において、推論命令の位置に、何らかの状態とと もに行先結果が書込まれる。言い換えれば、機能ユニッ トによって発生された結果はリオーダバッファ内のエン トリに置かれ、このエントリは、割当てられているとと もに有効であるという指示を与えられる。この態様で、 リオーダバッファは、ここでは、要求されたオペランド に関してオペランドタグではなくオペランドデータを直 接転送することができる。結果パイプライン段階のクロ ック相PH2において、新しく割当てられたタグが、タ グがそのソースオペランドの1つであることを必要とす る後続の命令によって検出される。これは図8のタイミ ング図において、図8の矢印に示されるようにソースA /BオペランドバスへのROBタグ転送を介した結果 「c」の直接転送で示される。図8において、「a」お よび「b」は結果「c」をもたらすオペランドであり、 「c」および「d」は結果「e」をもたらすオペランド であることがわかる。

【0161】パイプラインの最後の段階である用尽パイプライン段階では、リアルプログラムカウンタ(PC)

またはリタイアPCが保持される。用尽バイアライン段 簡のPH1クロック相において、動作の結果はリオーゲ バッファからレジスタファイルに報送され、リタイア にはこのライトバックを反映するように更新される。言 い換えれば、リタイアPCは、もう推論的なものではな いとしてレジスタファイルに結めされたはかりの命令を 含むように更新される。この命令のためのエントリまた はリオーダバッファ内の結果は割当から外される。 はリオーダバッファ内のも解してはなく、 レジスタファイルルやの強地となる。

【0162】図9は、図8のタイミング図と同じ5パイ プライン段階を示すが、図9のタイミング図は、分岐談 予測が起こるときのマイクロプロセッサ500の動作を 示す。XFPCは、FPCバス信号の反称を示す。 【0163】IV、スーパースカラマイクロプロセッサ

の代替実施例

上述のスーパースカラマイクロプロセッサの実施例は、 命令opコードがすべて同じサイズであるRISCプロ グラムを処理するのに得ら有利に用いられるが、マイク ロプロセッサ800としてこれから説明するマイクロプ ロセッサの実施例は、opコードのサイズが可変である 命令の処理が可能である。たとえば、マイクロプロセッ サ800は、可変長opコードを用いるよく知られたイ ンテル(Intel) (登録商標)命令セットによって用い られる いわゆるX86命令を処理することができる。 マイクロプロセッサ800は、上述のマイクロプロセッ サ500のRISCコアに類似したRISCコアを用い る。「RISCコア」という用語は、マイクロプロセッ サ500の機能ユニット、リオーダバッファ、レジスタ ファイルおよび命令デコーダを含む、本質的にRISC (縮小命令セットコンピュータ) のアーキテクチャであ るマイクロプロセッサ500の中核を指す。

【0164】マイクロプロセッサ800のアーキテクチャは、インデルメ86命やセットに見れるようさかかゆるCISC(完全命令セットに見れるようさかかりなることで、これらの命令をRISC類似命令(ROP)に変換することができ、これらがRISC可以は今05で起こる。デコーダ805位ISC命令をプコードし、CISC命令をROPに変換し、ROPを実行のかめに観測についてのさらなき詳細は、本線受人に譲受された「スーパースカラ命令デコーダ」、Syepersatar Institution Decoder")と置される同時候展中の米国特計出影響、器等号146、383号から見いだされ、その順元はことに引用によって短用されることに関ロによって短用である。

【0165】マイクロプロセッサがそのRISCコアに 1サイクルにつき多数の命令を供給する能力は、このス ーバースカラマイクロプロセッサによって提供される着 しい性能の向上の関由の1つである。命令キャッシュ (ICACHE) 810は、バイトのキューまたはバイ トキュー (バイトQ) 815としてこの命令供給を行な う、マイクロプロセッサ800の制度要素である。本発 明のこの特定の実施所では、命令キャッシュ810は1 6Kバイト実効4ウェイセットアソシアティブ総形アド レス命令キャッシュである。

【0166】図10および11に示されるように、命令 キャッシュ810のバイトQ815は、命令デコーダ8 05に供給される。命令デコーダ805は、それに与え られる各命令を1つ以上のROPにマッピングする。デ コーダ805のROP発行ウィンドウ820は、ICA CHE81 Oからの命令がそれにマッピングされ得る4 つの発行位置を含む。4つの発行位置は、DO、D1、 D2、およびD3として示される。第1の例では、デコ ーダ805にバイトQ815によって与えられる命令 は、2つのROP発行位置にマッピングされ得る命令で あると仮定する。この場合、この第1の命令がデコーダ 805に与えられると、デコーダ805は命令を発行位 置DOに与えられる第1のROPと、発行位置D1に与 えられる第2のROPとにマッピングする。後続の第2 の命令が3つのROP位置にマッピング可能であると仮 定する。この第2の命令がデコーダ805にバイトQ8 15によって与えられると、命令は発行位置D2に与え られる第3のROPと、発行位置D3に与えられる第4 のROPとにマッピングされる。発行位置DOないしD 3にあるROPは機能ユニットに発行される。第2の命 令がマッピングされる、残っている第3のROPは、こ のようなROPが発行され得る前に次の発行ウィンドウ が処理されるのを待たなくてはならないことがわかる。 【0167】命令キャッシュ810がどの特定のバイト をバイトQ815に送るかに関する情報は、命令キャッ シュ810の入力である分岐予測ブロック825に含ま れる。分岐予測ブロック825は、ブロック単位で次に 予測された分岐位置を示す次ブロックアレイである。分 岐予測機能ユニット835は、図3ないし図5に示され るマイクロプロセッサ500のBRNSEC520と類 似した態様で、分岐を実行する。命令キャッシュ810 にはまた、外部メモリからリクエストされた命令キャッ シュミスをフェッチするプリフェッチャブロック830 が備えられる。

【0168】マイクロプロセッサ800は、デコーダ805の4つのROP位置がそれは及れまれる4つの整数機能ユニット、すなわち分岐機能ユニット835、A LUの/シアダ機能ユニット840、A LU の/シアラ 機能ユニット845、また付替表シジスク機能ユニット850を含む、分岐機能ユニット835は、1プロックサイクルにつき1つの新しいROP分岐機能ユニット835に、エフルのイントのできないたちなように、1サイクルの待ち時間を有いて変えれたれるように、1サイクルの待ち時間を有いて変えれたれるように、1サイクルの待ち時間を有いて変えれたれるように、1サイクルの待ち時間を有いて変えれたれるように、1サイクルの待ち時間を有いて変えれたれるように、1サイクルの待ち時間を有いていません。

する。分岐ユニット835は2エントリ待合わせステー ション835Rを含む。本明細書の目的のため、2エン トリを含む待合わせステーションは、2つの待合わせス テーションと同じであると考えられる。分岐機能ユニッ ト835は、すべてのX86分岐、コールおよびリター ン命令を扱う。これはまた条件付分岐ルーチンを扱う。 【0169】ALU0/シフタ機能ユニット840は、 1サイクルの待ち時間を示す。1クロックサイクルにつ き1つの新しいROPがユニット840に受入れられ る。A L U O /シフタ機能ユニット840は、2つまで の推論ROPを保持する2エントリ待合わせステーショ ン840Rを含む。すべてのX86算術および論理計算 は、この機能ユニットまたはその代わりに他方の算術論 理装置ALU1 845に渡る。さらに、シフトローテ ートまたはファインドファーストワンのような命令は、 ALU0/シフタ機能ユニット840に与えられる。 【0170】ALU1機能ユニット845もまた、1サ イクルの待ち時間を示す。1クロックサイクルにつき1 の新しいROPがALU1機能ユニット845によって 受えれられることがわかる。ALU1機能ユニットは、 2つまでの推論ROPを保持する2エントリ待合わせス テーション845Rを含む。 すべてのX86算術および 論理計算は、この機能ユニットかまたは他方の算術論理 装置ALU0に渡る。ALU0およびALU1は、1サ イクルにつき2つまでの整数結果演算を計算することを 可能にする.

(0171) 特殊レジスタ機能ユニット850は、X86レジスクファイル855の外にある内部制御、ステータスおよびマッピング状態を扱うための特殊プロックである。 本発明の一実施門では、特殊レジスク機能ユニット850は、R0Pが特殊レジスク機能ユニット850は、R0Pが特殊レジスク機能ユニット850は、R0Pが特殊レジスクプロック850は、その構造および機能の成で、上述の特殊レジスクプロック850は、その構造および機能の成で、上述の特殊レジスクプロック512と類似している。

[0172]ロード/ストア機能ユニット860および 労動・発気機能エット865は、デコーダ805のR 〇P発行ウィンドウ820に結合される。ロード/スト で機能ユニット860は、複数エントリ符合わセステー ショと860Rをきむ、野動・砂点機能ユニット865 は2つの符合かセステーション865Rを含む、データ キャッシェ870が、データのストアはよびそのための 検索を与えるために、ロード/ストア機能ユニット865は、4 月ビット整数・行動・砂点は廃止ユニット865は、4 用ゾス880に結合される。予動・砂点機能ユニット865は、4 用バス875は、41ビット権を示す8つの統計ポペランド ドバス875は、41ビット権を示す8つの統計ポペランド ドバスを含む、結果がス880は、41ビット権秘示す 5つの危無リバスを含む、終知が成点ユニットの整数/平 5つの地無リバスを含む、終知が成点ユニットの整数/平 の場合はアイシンドおよび結果パスのを踏むによっ て、無途整数および浮動小製点ROPの両方のために、 1つのレジスタファイル855および1つのリオーダバ ッファ885を用いることが可能になる。2つのROP は80ビット拡張精度演算を形成し、これは浮動小数点 符合わセステーション865Rから浮動小製点機能86 5内の80ビット浮動小製立アに入力される

【0174】A/Bオペランドバスのバス幅が41ビットであるこの実施例では、整数ユニットに延びるA/B ペランドバス原則で、32ビットがペランド専用であり、残りのラビットが削削情報専用であることが認められる。A/Bオペランドバスのバス僅が41ビットではなく、32ビットまたは他のサイズがある。本発明の他の実施側も全型されるとに注目されたい、このような32ビットオペランドバス帰の機成では、オペランドバスから分離される影響ラインが、影響情報の伝送のために用いられる。

【0175】ロードストア機能ユニット860は、4エントリ特合かセステーション860ほを含む、ロードストア機能ユニット860は、2つのロードまたはストア機作が1サイクルについて扱入されることを可能にする。ロードストアセクションはまた、総形アドレスを計算し、メモリのリクエストされたセグメントへのアクセス権をチェックする。アーテンキャッシュ870時のヒット/ミスのチェックに関してのロードまたはストアルケション860は、整数少よび平野小数点ロードカインである。ロードストアセクション860は、整数少よび平野小数点ロードカセンストで横り乗りが表現している。ロードストアセクション860は、整数少よび平野小数点ロードカセンストア機が中原有を扱い、

【0176】図10および、11に示されるように、マイクロプロセッサ800は、リオーグパッファ885に結合されるレジスタファイル855を含む、レジスタファイル855およびリオーグパッファ885の両方が、オペランド最分回路690を介してオペランドバス875に給合される、レジスタファイル855、リオーグパッファ885およびオペランド限分回路890は協働し

て、オペランドを機能ユニットに与える。結果が機能ユニットから得られると、これらの結果はリオーダバッフ ア885に送られ、その中のエントリとしてストアされ る。

【0177】より詳細には、レジスタファイル855お よびリオーダバッファ885は、プログラム実行の間の オペランドのためのストアを与える。レジスタファイル 855は、整数お上び浮動小数占命令の両方のためのマ ッピングされたX86レジスタを含む。レジスタファイ ルは、中間計算を保持するための、ならびに整数および 浮動小数点の一時レジスタを含む。本発明のこの特定の 実施例では、レジスタファイル855内のすべてのレジ スタは、8つの読出および4つの書込ラッチとして実現 される。このように設けられた4つの書込ボートによっ て、1クロックについて2つまでのレジスタファイル行 先が書込まれることを可能にする。これは、1ポートに ついて1つの影数値であるか。 またはレジスタファイル に浮動小数点結果が書込まれている場合には、1ポート につき浮動小数点値の半分であってもよい。8つの読出 ポートによって、2つのソース読出動作を伴う4つのR OPの各々が、1クロックサイクルについて投入される ことが可能になる。

【0178】リオーダバッファ885は、16までの推 論ROPのキューを保持する、16エントリ環状FIF 〇として構成される。リオーダバッファ885はしたが って、16のエントリを割当てることができ、その各々 が整数結果または浮動小数点結果の半分を含むことがで きる。リオーダバッファ885は、1クロックサイクル につき4つのROPを割当てることができ、1クロック サイクルにつき5までのROPを確立し、1クロックサ イクルにつき4つまでのROPをレジスタファイル85 5に格納することができる。マイクロプロセッサ800 の現在の推論状態は、必要に応じて後続の転送のために リオーダバッファ885内に保持される。リオーダバッ ファ885はまた、各エントリについて各ROPの相対・ 順序を示す状態を維持する。リオーダバッファ885は また、割込またはトラップルーチンによる処理のために ミスしている分岐および例外をマークする。

【0179】リオーダバッファ885は、8つのオペランドでそれぞれ8つのオペランドバス875を駆動できる。リオーダバッファ885は、5つの結果が78880を介して1サイクルにつき5つまでの結果を受収ることができる。オペランドバスは8つの41で1・1・1を数人で動小販点共通バスであることが認められる。8つのオペランドバスは、デコーダ805のROP発行ウィンドウ820内の4つのROP発行位置に対応する。4つのR2円発行位置の金々は、ソースAオペランドおよびソースBオペランドを有することができる。このように形成される4つのAおよびが日本が出たオーランド対の条々は、R

読出位置専用である。

【0180】レジスタファイル8558よびリオーダバッファ885は、読出オペランドバス875を駆動するマイクロプロセッサ800内の装置である。デコードされたROPに関して推論の行先がなければ、すなわちROPによってリクエストされたオペランドがリオーダバッファになければ、レジスタファイルがそのオペランドを供給する。しかしながら、推論の行先が存在すれば、すなわちデコードされたROPによってリクエストされたオペランドがリオーダバッファ内心及も新しいエントリが、対応するレジスタの代わりに機能ユニットに送られる。このリオーダバッファ内に表は低。これがもしリオーダバッファ内に存むすれば推論結果であるか。または機能ユニット内でまた完了されていない推論の行先に関するリオーダバッファクでもあり得る。

【0181】5つの結果バス880は41ビットバスで ある。読出オペランドおよび結果バスは、すべての整数 機能ユニットの入力および出力であることがわかる。こ れらの同じ読出オペランドおよび結果バスはまた、浮動 小数点機能ユニット865の浮動小数点待合わせステー ション865Rの入力および出力である。浮動小数占待 合わせステーション865Rは、41ビットオペランド および結果バスを、必要であればその構成する専用機能 ユニットに送る80ビット拡張精度バスに変換する。 【0182】マイクロプロセッサ800の整数および浮 動小数点機能ユニットには、これらのユニットの待合わ サステーションを介してROPの局所バッファ処理が与 えられる。これらの機能ユニットのほとんどで、局所バ ッファ処理は、FIFOとして構成される2エントリ待 合わせステーションの形をとる。このような待合わせス テーションの目的は、デコーダ805の発行論理が、機 能ユニットに推論ROPを、このような推論ROPのソ ースオペランドが現在利用可能であるかどうかに関わら

ず、送ることを可能にすることである。本発明のこの実 施例では、したがって、長い計算またはロードが完了す

るのを待つことなく、多数の推論ROP(16まで)が

投入され得る。この態様で、はるかに高い命令レベルの

並列性が与えられ、マイクロプロセッサ800は、その

ピーク性能に近く動作することが可能になる。
【 0183】特合かセステーションの各エントリは、2
つのソースオペランドまたほググと、各エントリに同連
するのョコードおよび行たに関しての情報を保持することができる。特合かセステーションはまた、リオーグバ
ッファが未処理であるとマークしたソースオペランド
果 (リオーグバッファがオペランド自体ではなくオペラ
ンドタグを与えることによってそれについてマークした
オペランド)を、このような結果を待っている他の機能
ユニットに直接返ることができる。未発明のこの特定の
実施的では、着単型エニットの待ちセステーションは、

典型的には1クロックサイクルにつき新しいエントリを 1つ受入れ、1サイクルにつき1つの新しいエントリを 機能ユニットに送ることができる。

[0184] これに対する例外は、その待合かセステーションから1クロックサイクルにつき2つのエントリを受入れ、かつ附添とすることができるロード/ストアセクション860である。ロード/ストアセクション860はまた、4つのエントリのより深い待合かセステーションFIFOを有する。

【0185】すべての特合わせステーションのエントリは、例外が起こるようなことがあれば、1クロックサイクル以内に割当から外されることができる。分娩誤予測が起こると、中間結果が頻能ユニットから流し出され、リオーダバッファからの割当から外される。

[0186]マイクロプロセッサ800は、プリフェッナユニット830を介して命令キャッシュ810に、対 たがバスインクフェースユニット900に結合される内部アドレスデータバス895を含む、バスインクフェースユニット900は、主メモリまたは外部メモリ(図示け)に結合され、そのためマイクロプロセッサ800には外部メモリアクセスが早えられる。IADバス895はまた、図10および11に示されるように、ロード/ストア機能ユニット860に結合される。

/ストア機能ユニット860に結合される。 【0187】データキャッシュ870は、ロード/スト アユニット860に結合される。本発明のある特定的な 実施例では、データキャッシュ870は、8Kバイト、 線形アドレス、2ウェイセットアソシアティブ、デュア ルアクセスキャッシュである。アドレスおよびデータラ インは、図示されるようにデータキャッシュ870をロ ード/ストア機能ユニット860に結合する。より具体 的には、データキャッシュ870は、キャッシュ870 とロード/ストアユニット860との間の2つの組のア ドレスおよびデータ経路を含み、ロード/ストア機能ユ ニット860からの2つの同時アクセスを可能にする。 これらの2つのアクセスは、16バイトデータキャッシ ュラインサイズに整列される、8ないし32ビットロー ドまたはストアアクセスであってもよい。データキャッ シュ870は、16バイトラインまたはブロックに構成 される。この特定的な実施例では、データキャッシュ8 7.0は線形にアドレスされるか、またはセグメントベー スのアドレスからアクセスされ、ページテーブルベース の物理アドレスではない。 データキャッシュ870は4 つのバンクを含み、これらは、データキャッシュ内の1 つのラインが4つのバンクの各々における4つのバイト を有するように構成される。したがって、2つのアクセ スのビット「3:2]の線形アドレスが同じでないかぎ

り、2つのアクセスは同時にキャッシュ870内のデー タアレイにアクセスすることができる。 【0188】データキャッシュ870は、2ウェイアソ シアティアである。これは、クロックの相PH1におい て2つの線形アドレスをとり、その4つのバングにアク セスする。その結果としてのロード動作は、後様のクロ ッグ相P日 2で完了し、結果/くなのうちの1つを駆動す ることができる。機能ユニットによる結果バスのリクエ ストは、結果をライトバックしようとする他の機能ユニ ットからのリクエストと脚体され

【0189】命令キャッシュ810およびデータキャッ シュ870は、それぞれの命令キャッシュ線形タグアレ イお上びデータキャッシュ線形タグアレイを含み、これ らのキャッシュにストアされたデータエントリおよび命 今のアドレスに対応する。図10および11に示される ように、マイクロプロセッサ800はまた、命令キャッ シュ810およびデータキャッシュ870内のそれぞれ 命令およびデータの物理アドレスを追跡するためにIA Dバス895に結合される物理タグ I/Dブロック91 Oを含む。より具体的には、物理タグ I/Dブロック9 10は、これらのキャッシュの物理アドレスを維持する 物理命令/データタグアレイを含む。ブロック910の 物理命令タグアレイは、命令キャッシュ810の対応す る線形命令タグアレイに関する構成を反映する。同様 に、ブロック910内の物理データタグアレイの構成 は、命令キャッシュ810内の対応する線形データタグ アレイの構成を反映する。

[0190] 物理」/Dタグは、命令キャッシュタグであるかデータキャッシュタグであるかに依存して、有効、共有、および変更ピットを有する、データキャッシュ物理/クがセットされた変更ピットを有する場合には、これはリクエストされたデータエレメントが、線形データキャッシュ内の等値な位置にあることを示す、マイクロブロセッサ800は外部スモリへのバックオフサイクルを開始し、リクエストされた変更ブロックを、リクエストしている装置がそれを役で見ることができるメモリに窓込れて、

(10191) 高速変換パッファ (TLB915) が、図 示のように I ADバス895と物理タグI/Dブロック 910との間に結合される。TLB915は、128の 線形・物理ペーン変換アドレスおよび128までの4 Kバイトページのためのペーン権をストアする。この高速変換パッファアレイは、ランダムな置換えを有する4ウェイセットアソシアティア構造として構成される。TLB915は、X86アーキアラナッのために規定される線形・物理アドレス変換機構を扱う。この機構は、最も最近の線形・物理アドレス変換機のキャッシュを用いて、有効な変換のために外にベージテーブルを探すのを防

【0192】バスインタフェースユニット900は、I ADバス895をメモリ等の外部装置にインタフェース させる。IADバス895は、マイクロプロセッサ80 の機々な精疲要素を接続するのに用いられるグローバ ル64ビット共有アドレス/データ/制御バスである。 IAD/X名895は、キャッシュプロックリフィル、ライトアウト変更プロックのため、ならびに特殊シジスタ ユニット850、ロード/ストア機能ユニット860、データキャッシュ870、命令キャッシェ810、物理 ピノウタグプロック910、高速変換パッファ915、 およびパスインタフェースユニット900等の機能プロックにデータおよび制御情報を渡すために用いられる。 (01931)、代替実施例の動作機能

CISCプログラムが実行されるとき、CISCプログ ラムの命令およびデータが、これらの命令およびデータ をストアするのに用いられた何らかの記憶媒体から主メ モリにロードされる。一旦、バスインタフェースユニッ ト900に結合される主メモリにプログラムがロードさ カスと 命令はプログラム順にデコーダ805に、機能 ユニットによる発行および処理のためにフェッチされ る。より具体的には、デコーダ805によって1度に4 つの命令がデコードされる。命令は、主メモリからバス インタフェースユニット900に、IADバス895を 介して、プリフェッチユニット830を通り、命令キャ ッシュ810に、そしてデコーダ805に流れる。命令 キャッシュ810は、デコーダ805によってデコード されて発行されるべき命令の保管場所として機能する。 命令キャッシュ810は、分岐予測ユニット835と関 連して動作し、デコーダ805に、推論的に実行される べき次の予測された命令ブロックである、4命令幅の命 令ブロックを与える。

(0194)より具体的には、命令キャッシュ810 は、主メモリからバスインタフェースユニット900を
れたフェッチをたた命令プロックを含む、ICSTO
REと示されるストアアレイを含む、ICACHE81
0は、16バイトラインまたはブロックに構成される、
各キャッシュラインまたはブロックは、16のX86バ
イトを含む、各ラインまたはブロックはまた、4がイト
について5ビットプリデコード状態を含む。ICACH
E810は、命令デコーダ805に次に予測されてX8

[0195] ICACHE 810は、FETCHFC (FPC)と示される推論プログラムカウンタを維持する。この推論プログラムカウンタドBTCHFCは、キャラン。情報を維持する以下の3つの別個のラングムアナセスメモリ(RAM)アレイにアクセスオラムが、FHOの対応するプログーには、キャッシュ情報を含む3つの上述のRAMアレイは、1ストアアレイであるICTAGVを含む、キャッシュのペエントリス、16バイト有効ビットおよび20ビット総形タグを告む。この特定の実施例では、256のタグが用いられる。2)アレイICNX TBLKは、ストアアレイICSTOR EP的の対応する

ブロックに関する分岐予測情報を維持する。ICNXT BLKアレイは、各々が16Kバイト実効X86命令に 対応する、256エントリの4つの組に構成される。こ の次ブロックアレイ内の各エントリは、シーケンシャル ビット、最後に予測されたバイトおよびサクセッサイン デックスから構成される。3) ICSTOREアレイ は、X86命令バイトと5ビットのプリデコード状態と を含む、プリデコード状態は、各バイトと関連し、特定 のバイトがマッピングされるROPの数を示す。このプ リデコード情報は、命令のデコードを、これらがデコー ダ805に与えられると速める。 バイトキューまたは I CBYTEQ815は、プリフェッチユニット830に よってICACHE810に与えられる命令プリフェッ **チストリームの現在の推論状態を与える。ICACHE** 810として用いることができる命令キャッシュに関す るより多くの情報は、同時係属中で本譲受人に譲受され た。「可変バイト長命令に特に適した推論命令キューお よびそのための方法」と題する米国特許連続出願番号第 145,902号に記載され、その開示がここに引用に よって援用される。

【0196】デコーダ805(IDECODE)は、マイクロプロセッサ800内の含サブロードおとび案行動作を実行する。より具体的には、デコーダ805は、デコード1およびデコード2と指するマイクロプロセッサバイフラインの2つの段階を実行する。デコード1の初めの間、アリフェッチされ、予測実行されたバイトはバイトニック指定された流音位置に送られる。これらのバイトは次に、バイトキュー815内の独立バイトと併合される。デコード2パイフラインステージにおいて、リオーグバッファのエントリが、彼のクロック和で投入され得る対応するROPに削当てられる。

【0197】デコーダ805は、バイトキュー815か ら未処理のX86命令バイトおよびプリデコード情報を 取入れ、これらをROP発行ユニット820内の4つの ROP位置に割当てる。デコーダ805は、どの特定の 機能ユニットに各ROPが伝送されるべきかを決定す る。デコーダ805として用いることができるデコード の1つのより詳細な説明は、ディビッド・ビィ・ウィッ トおよびマイケル・ディ・ゴダード (Dabid B. Witt an d Michael D. Goddard) による「スーパースカラ命令デ コーダ」と題される米国特許出願連続番号第146,3 83号に記載され、その開示をここに引用によって援用 する。ICACHEおよびデコーダ回路によって、マイ クロプロセッサ800は、1クロックサイクルにつき4 つのROPをデコードし、RISC類似データ経路に送 ることができる。4つのROPは、機能ユニットに発行 され、これが結果をリオーダバッファ885と、これら の結果を必要とする他の機能ユニットとに送る。

【0198】レジスタファイル855およびリオーダバッファ885は、プログラムの流れにおける命令に推論

実行を与えるようにともに動作する。マイクロプロセッサ800の整数コア、レジスタファイル855、リオーゲバッファ885のより詳細な説明を、図12を参照して行なう。マイクロプロセッサ800の整数コアは、整数コア920として示され、分検予御エニット835、ALU0、ALU1、および特殊レジスタ860を含む。

(0 199] この特定の実施例において、レジスタファイル855は、12の32ピットレジスタ (整数レジスタ)と24の41セットレジスタ (浮動小敷広ルジスタ)として構成される。これらのレジスタは、デコーダ805から並列して4つまでのROPに関わてアクセスされる。デコーダ805かとアライルポインタは、どの特定のレジスタが特定のROPにおけるオペランド値としてリクエストされるか、およびアクセスのサイスを決定する。

【0200】レジスタファイル855はマイクロプロセッサ800のアーキテクチャが聴を含む一方で、リオーゲバッファ85はマイクロプロセッサ800の推論状態を含むことが認められる。レジスタファイル855のタイミングは、8つまでの差別能出ポインタで、デコーダンパイアラインステージの相PH2でアクセスもようにされる。これらの8つまでの統出ポインタの受取に応答して、レジスタファイル855は、このように選択されたオペランド値を、後続のクロックPH1相で対応するペペランドバスに送る。

【0201】リオーグパッフィ885をレジスタファイル855に結合する不能化パスが図12に示される。不能化パスは83 イン電であり、リクエストされた該出値がリオーグバッフィ885内の館論エントリとして見いだされたことを示す8つの無効信号を含む。この何では、レジスタファイル855は無効だされ、リクエストされた競出イベランド係をオペランドバスに置くことを許されない。その代わりに、推論エントリがリーア1885内に存在するので、リオーグパッファ885内に存在するので、リオーグパッファ885内に存在するので、リオーグパッファ885内に存在するので、リオーグパッファ885は、リクエストされた実際のオペランド値か、またはその値に関するオペランドクダモラも名。

【0202】リオーグパッファ885は、この特定の実施的では16のエントリを含み、推動20日結果値のキューとして動作する。図13により詳細に示されるように、リオーグパッファ885は、キューの先頭およびインタおよび末尾ポインタを含む、キューの創当の発行されるROPへのシフトは、これらのオインタを増分まなは減分することによって起こる。

【0203】リオーダバッファ885に与えられる入力 は、デコーダ805がそこで割当てようとするROPの 数(1プロックにつき4つまでのROP)、これらの4 つのROPのためのソースオペランドポインタ値、およ びそれぞれの行先ポインタ値を含む。リオーダバッファ 885は次に、その現在の推論キューからこれらのエントリを割当てようとする。エントリスペースが発行されるROPのために利用可能であれば、エントリは末尾ボインタの後に割当てられる。

【0204】より具体的には、エントリがデコーゲ80 5からリクエストされると、キューの先頭から次のエントリが割当てられる。特定のエントリの数は、デコーゲ 805からのその特定のROPに関する行先タグとなる。 行先タグは、実行されるべき特定の命をとともに、対応するROP位置で機能エニットに送られる。「4R OP行先タグ」と示される専用行先タグバスは、図12 において、リオーゲバッファ885から整数コファ20 の機能ユニットへ、およびマイクロプロセッサ800の 残りの機能ユニットへの出力として示される。機能ユニットはつかように、実行されるが各ROPに関する作用を持て 先情報を与えられ、そのため機能ユニットは効果的に結 駅バスを介してROPの結果がどこに送られるはずでる るかを知る。

【0205】上述のことより、推動実行された結果値またはオペランドは、このような結果オペランドがもはや推動ではなくなるまで、リオーグバッファ885代、時時にストアされることが認められる。可能性のあるオペランド値のアールは、したがってリオーグバッファによって与えられ、デコーグ805によって与えられてデコードされる後銭のROFによって用いられる。

[0206]リオーダバッフィ885内にエントリが存在するときには、元のシジスタ番号 (すなわちEAX)が、特定のROP結果に関して削当てられたリオーダバッファエント)内に保持される。図13は、先期もよび末尾ボインタの向加強給状態にあるエントリを、たれらのエントリ内の脳の破線で示す。各リオーダバッファエント)は、その元の行先レジスタ番号に参照し戻される。ROP発行ニット820の4つのROP位置からの8つの設出ポインタ値のうちの何らかのものがエントリに関連する元のレジスタ番号に一致すると、そのエント)り結果データが、有効であれば底送され、またはそのエントリに関連する動作がまた機能・エットで未規理でおればダウが振送される。

【0207】リオーダバッファ885は、デコード80 5によって発行された新しいROPの正しい問題特態 た。たれらROPをアログラム順に割せてることで維 持する。4つのROPはその現在の位置からリオーダバ ッファキューの末位位置まで、それらの読出オペランド やいずれかた記行を一致を限しながらスキャンギラ 定のリオーダバッファエントリにおいて一致が起これ ば、レジスタファイル855内の対応する読出ボートが 不能化され、実施の結果メイラッドを大はパイランドタ が、適切を機能ユニットによって受取られるようにオ ペランドバスに与えられる。この情報によって、動作に 影響を身えることなく、リオーダバッファに存在する同 じレジスタの複数の更新を可能にする。結果転送がこの ように達成される。

【0208】図13に示されるように、リオーダバッフ ァ885は、リオーダバッファキューまたはアレイ93 0にストアされた結果オペランドの用尽を制御するリタ イア論理925を含む。キュー930に格納された結果 オペランドがもはや推論でなければ、このような結果オ ペランドはリタイア論理制御のもとでレジスタファイル 855に転送される。これを起こすためには、ROPの 格納をインタフェースするリタイア論理、レジスタファ イルへのライトバック、最後の4つのROPエントリの 状態がスキャンされる。リタイア論理925は、割当て られたROPエントリのうちのいくつが有効を結果を現 在有しているかを決定する。リタイア論理はまた、これ **らのROPエントリのうちのいくつが、ライトバックの** ないROPに対して、レジスタファイルへのライトバッ ク結果を有するかをチェックする。さらに、リタイア論 理は、発生される分岐、ストアおよびロードミスについ てスキャンする。完全な命令が最後の4つのROP内に 存在すれば、このようなROPはレジスタファイルに格 納される。しかしながら、ROPエントリをスキャンす る間に、特定のROPにおいて例外が起こったことを示 す状態が見いだされれば、その後のすべてのROPが無 効にされ、トラップベクトルフェッチリクエストが、R OPエントリに格納された例外状態情報により形成され

【0209】さらに、リオーダバッファ内のROPをス キャンしている際に分岐誤予測状態に出会えば、誤予測 された経路にあるとしてマークされなかった最初のRO Pに出会うまで、EIPレジスタの更新またはライトバ ックなく、リタイア論理はこれらのROPエントリを無 効にする。 リタイア論理 9 2 5 (図 1 3 参照) 内に含ま れるEIPレジスタ (図示せず) は、推論的ではない実 行された命令を推論で実行された命令から分ける、実行 下のプログラムにおけるロールする分解点を表わすリタ イアPCまたはプログラムカウンタを保持する。EIP またはリタイアPCは、リオーダバッファ885からレ ジスタファイル855への結果オペランドの格納の際 に、このように格納された命令がもはや推論的ではない ことを反映するように、継続的に更新される。リオーダ バッファ885は推論状態を素早く追跡し、1クロック サイクルにつき複数のX86命令またはROPを用済と することができることが認められる。マイクロプロセッ サ800は、例外条件または分岐調予測に出会えば、讯 速に無効とし、正しい命令ストリームをフェッチし始め ることができる.

【0210】マイクロプロセッサ800の機能ユニット の一般的な構成を、ここで図14に例示的な目的のため に示される一般化された機能ユニットブロック図を参照 して説明する。0pコード、Aオペランド、Bオペラン ド、および行先クダを含むROPは、図9の一般代された機能ニエットに発行されていることを思い起こされた、図14の最も左の部分には、それに発行される命から特接のAポペランドを選択する(1:4) Aポペランドでルチプレクサ93と任っのAポペランドバンが、図14の機能ニエットが実行が入着教命命令が必め特接のBオペランドを選択する)といるが、図14の機能ニエットが実行がき対象の命令の必め特接のBオペランドを選択する)とを選択するプランドを選択する

(1:4) Bオペランドマルチプレクサ935に結合される。4つの行先/0pコードバスが、この機能ユニットによって実行されている特定の命令のための0pコードおよび行先クグを選択するマルチプレクサ940に結合される。

【0211】この機能ユニットは、マルチブレクサ94 のへの「ファインドファーストFUNCタイプ」入力で タイプバスをモニクする。より特定的には、機能ユニットは、その機能ユニットのタイプに一張する第1のRD Pを輝し、1: 4マルチブレクサ932、935、18 ば940を可能化して、対応するオペランドおよびタグ 情報を図14の機能ユニットの待合セセステーションイ に送る、たとは、実行ユニットの特合セセステーションイ に送る、たとは、実行ユニットの45が第1時型製置 1 (ALU1)であり、かつマルチプレクサ940のT YPE入力で機能ユニットに与えられる命令タイプがA り配合やであると反覚すると、発行された命令タイプがA グ、のpコード、Aオペランド、およびBオペランド が、選択マルチブレクサ932、935および940を 介して特合わせてデーションドに歩えるれる

[0212]第2の特合かセステーション、すなわら特合かセステーションのが、特合かセステーション1と実行ユーット945との間に認められる。図14の機能ユーットは、このように2つの特合かセステーションを含むと言かは、または特合かセステーションは2つントリを保持することができると言う。この2エントリ特合かセステーションは、最も古いエントリが待合かセンとして示されるFIFOとして実現され。特合かセンステーションのおよび1は、レジスクファイル855またはリオーグバッフ・885のいずれかからオペランドバスを介して機能ユーットに何が送られたかに依存して、オペランドまたはオペランドとができる。

【0213】その結果を5つの結果バスに与える他の機能エー・トからの無異の派送を達成するために、機能ユニーットは、A 転送論理950は、プースA オペランドに一致するタグを求めて5つの結果バスとスキャンし、一致が起これは、A 転送論理950は、ガルゴムをはかいたを待ちせてデーション1のAデータ部か960に送る、実際のAオペランドではなくA オペランドタグがアルチブレクサ932を介して送なく、A オペランドタグは、A タグ965と示される位置にストアされることに

注目されたい、一般を求めて5つの結果/スにおいてスキャンされる結果タグと比較されるのは、Aタク位置の5にストプをれたAペランドタグである。開戦の職能で、B 販送論理り55は、B オペランドタグに受する何らかの結果/スをスキャンする。一致が見いだされれば、対応する結果オペランドが結果/スから検索され、B デーク位置の75にストプされる。機能エーットによって実行されているROPのゥコードおよび行先タグは、タグおよびのpコード位置980にストプされる。大

[0214] ROP命令を実行するのに必要なすべての情報が構能ニーット内で集められれば、ROP命令は実行のために実行ユニット945に投入される。より具体的には、AオペランドおよびBオペランドが、符合わせステーションによって実行ユニット945に送られる。その命命のためののロードおよび行先タグが、タグおよびのロード位置980によって実行ユーット945に送られる。実行ユニットは命令を実行し、結果を発生する。実行ユニットは次に、アービトレータ(図示せず)に結集リクエスト信号を送ることで結果バスへのアクセスに対して関係する。実行ユニットは外に、アービトレータが実界が、スへのアクセスを計算できれると、結果料可信号がアービトレーから実行ニニット945によって受取られる。実行ユニット945によって受取られる。実行ユニット945によって受取られる。実行ユニット945によって受取られる。実行ユニット945によって受取られる。実行ユニット945によって必要ないなに置く。

【0215】この結果と同じタグを有する未処理のオペランドを有する他の機能ユニットに結果が定送される。 結果はまた、実行されたROPの行先タグと関連するエントリでそこにストアするためにリオーダバッファ88 5にも与えられる。

【0216】実用において、機能ユニットは、命合が実行している間結果パスに対して関停する。より具体的には、機能ニーットに有効エントリが存在するとき、すなわち実行のために必要ですべてのオペランド、のpコード、および行みグイ情報が振りたとき、命令は実行ユニットの45に投入され、実行ユニットの45に投入され、実行ユニットは結果パスに対して関停する。各待合かセステーションが行先グだともに局所のpコードのための記憶機構をむことが認めれる。このタグは、熱児パイラインステージの間にROが散験的にライトバックする位置を示す。この 行先タびはまた、待合わせステーション内の各エントリと保持され、そのFIFOを介して押される。

 よい。

【0218】特定の機能ユニットへの結果バスの許可が 行なわれると、結果値が結果バスに送られ、待合わせス テーション内の対応するエントリがクリアされる。結果 バスは、41ビットの結果と、行先タグと、通常、有効 および例外等の状態指示情報とを含む。マイクロプロセ ッサ800のパイプライン化された動作において、上述 の機能ユニットの動作のタイミングは、実行段階の間に 起こる。クロック相PH10間、オペランド、行先タグ およびのフロードは、ROPが発行され、待合わせステ ーションに置かれる際に当られる。PH2クロック相の 。のpコードによって製門も入動作は、サイズのオ ペランドの準備ができていれば実行され、実行の間、機 能ユニットは値をリオーダバッファに送返すために結果 バスに気材して関節する。

[0219] 図15は、分岐機能ユニット835のより 詳細な団である。分岐機能ユニット835のは、ジャンプ 命令をらびに入り観能なコールおよびリターンマイクロ ルーチンを含む呼巡次的フェッチをすべて扱う。分岐ユ ニット835は、待合わセステーション835尼と、予 測発生均検を追称するための分岐ド1F0980を含 セ、分岐機能ユニット835はまた、加算器985と、 インタリメンク990と、分岐予測コンパレータ995 とを含み、これらはすべてPC相対分岐を扱うためのも のである。

【0220】分岐機能ユニット835は、図15に示さ れる分岐予測発生FIFO980を用いて推論分岐を制 御する、より具体的には、命令キャッシュ810によっ て予測されたすべての非順次的フェッチは、分岐予測F IFO980に送られ、その分岐のPC(プログラムカ ウンタ)とともにそこでラッチされる。この情報は、タ ーゲットバス (XTARGET) およびデコードPCバ スに送られて、分岐機能ユニットに渡る。対応する分岐 が徐にデコードされ、投入されると、予測情報、オフセ ット、および分岐のPCが、分岐機能ユニット835に よって局所的に計算される。一致が起これば、この結果 はターゲットPCと一致を示す状態とともに、リオーダ バッファ885に正しく送り返される。分岐誤予測が起 これば、正しいターゲットが、フェッチを始めるために 命令キャッシュ810へ送られ、またミスしている予測 された分岐に含まれる後続のROPをキャンセルために リオーダバッファ885へ送られる。この態様で、実行 は正しいターゲットPCで再び始めることができ、この ようにして実行プロセスの失敗を防ぐ、誤予測が起こる と必ず、分岐機能ユニット835は、新しいターゲット アドレスとインデックスとの両方を、予測情報があった ブロックに送り、このアレイを更新する。このことは、 マイクロプロセッサが、予測アレイ情報を更新しながら 同時に、命令の新しく正しいストリームをフェッチし始 めることを意味する。マイクロプロセッサはまた、新し

いブロックで予測情報にアクセスして、どのバイトが予測実行されるかを知ることに注目されたい、1CNXT BLKアレイは、予測情報がその第2のボートを介して 更新され得るように、デュアルボートである。該予測が 起こるブロックからの予測情報は、逐次/非逐次、分較 位置、およびキャッシェアレイ内の予測実行される第1 のバトか所需等の情報である。

【0221】加算器985站上がインクリメンタ990 は、現在の分岐命令の現在のPC+オフセット、および 遅次的でおれば次のPCの命令長+PCを周期的に計算 する。これらの値は、コンパレータ995によって、局 所分岐発生キュー(FIFO980)内の予測発生分岐 と比較されて、このような少数を予測する。

[0222] ここで、マイクロプロセッサ800の動作をそのパイプラインステージを通して示すタイミング国 起期する前に、マイクロプロセッサ800の走空内部バスを期端的に起明する。パスラインの先頭のXは、一方の相でダイナミックにチャージされ、他方の相で条件付でアサートされる傷バスを示す。マイクロプロセッサ800の内部バスは以下の6のを含む。

【0223】FPC(31:0) - Ph1、スクティック。このフェッチPCバスは、命令キャッシュ810かいイトキュー815への推論命令プリフェッチのために用いられる、FPCバスは、図3ないし図5のマイクロプロセッサ500のFPCブロック207と実質的に同比機能を果たす、ICACHE810内のFPCブロック813に結合される。

【0224】XTARGET (41:0) - Ph1、ダイナミック。このバスは、誤予測分岐および例外を指示しなおすためにターゲットPCを命令キャッシュおよび分岐予測ユニット(825/835)に送る。

分岐で加ユニット (825/835) に送る。 【0225】XICBYTEnB (12:0) - Ph

1、ダイキミック、このバスは、現在リクエストされて いるプリフェッチX86命令および対応するプリデコー 情報の命令キャッシュストアレイICSTOREの 出力である。この特定の実施所では、サイクルにつき全 部で16のバイトが、次に子源実行されたバイトがバ トキューの第1のオーアンバイト位置を充満するように 整列されてアサートすることができる。

整列されてアプードすることができる。
【02261をTFEQu (7、0) − Ph 1、スタティック。これは、命令キャッシュからフリフェッチされ
た不限無不以名も命かイパーのキューを示す。こので
プコード経路に送られる。各バイトは、0フコード位
第、プリフィックメバイト、ならに命令開始さまび来
「位置に関しての命令キャッシュからのプリデコード情報を含む、名×8 6 6命令のR D Pサイズもまた。プリデコード情報は、バイトキュー内の1バイトについて全部で
コード情報は、バイトキュー内の1バイトについて全部で

つのプリデコードビットを表わす。

【0227】IAD (63:0) -Ph1、ダイナミック、IADバス895は、主なマイクロプロセッサ80 0のプロックのための一般的な相互接続/スである。これは、このようなプロック間と、外部メモリへの、およびそこからのアドレス、データ、および制御転送のために用いられ、図10および11に示されるとおりであ

(0228] XRDnAB (40:0) - Ph1、ダイ ナミック。この特では、銀龍ンニットに与えられる客用 のPのためのソースオペランドハズを表わし、オペラ ンドバス875内に含まれる。より具体的には、これは ROP 0ないしROP 3のための全部で4つの41ビッ トバスを含む、メペランドバスに会まれる場所さみゲ バスは、リオーグバッファ885からの実際のオペラン ドデータの代わりに、リオーグバッファ885からの転 送されたタグが存在することを示す。

はてしてノイヤー、ター (0229) XRD n BB (40:0) - Ph 1、ダイ ナミック、この特号は、機能エニットに選られる各RO PのためのソースペランドBバスを示す、このパー 遠は、ROP 0ないしROP 3のための4つの41ビットバスを含み、8つの読出ペランドバス875内に含 まれる。対応するタゲバスは、リオーグバッフォラ から実際のオペランドデータの代わりに、転送された オペランドタグがこのバスに存在することを示すことが やはり取められる

【0230】 XRESnB (40:0) - Ph1、ダイナミック、この符号は、8、16、32ビット整数、または80ビット施限結果の1/2のための結果バス880を示す。対応するタグやよび状態バス882は、この結果バスでエントリを確立することがわかる。

【0231】マイクロプロセッサ800は、フェッチ、デコード1、デコード2、実行、結果/ROBおよび用尽/レジスクファイルの問題を含むら段階パイプラインを含む、明瞭にするために、デコードステージは図16 においてデコード1およびデコード2に分割されている。図16は、液水的な実行が行なわれているときのマイクロプロセッサバイプラインを示す。連続するパイプライン段階は、図16の銀行の例で表わされた、パイプラインの置々の段階に対している。図160歳行の同で表けれた信号は、パイプラインの置々の段階で現われることを横方向の所で表われるようと

【0232】図16の逐次実行パイプライン図は、以下 の選択された信号を表わす。「Ph1」は、システムク ロック信号の削縮を表わす。システムクロック信号は、 Ph1およびPh2成分の両方を含む。

【0233】「FPC(31:0)」は、バイトキュー 815からのフェッチPCバスを表わす。

【0234】「ICBYTEnB(12:0)」は、バイトキュー815に結合される命令キャッシュ810の

ICSTOREアレイからのICBYTEバスである。
[0235]「BYTEQn (7:0)」は、バイトキューバスである。「ROPmux (3:0)」は、命令
ブロックおよびプリデコード情報がデコーグに与えられていることを示すデコーグ信号である。

[0236] 「Source A/B pointers」は、デコーダ8 05によってリオーダバッファ815に与えられるAお よびBオペランドのための読出/書込ボインクである。 図10および11には明確に回示されないが、ソースポ インタは、デコードブロックからレジスタファイルおよ びリオーダバッファの両方への入力であるレジスタファ イル値である。

【0237】「REGF/ROB access 」は、機能ユニットへ の伝送のためにオペランド値を得るためのレジスタファ イルおよびリオーダバッファへのアクセスを示す。

【0238】「Issue ROPs/dest tags」は、デコーダ8 05による機能ユニットへのROPおよび行先タグの投入を示す。

[0239] 「AB read oper buses」は、機能ニーットによる。そのためのAおよびBオペランドまたはタグを得るためのAおよびBオペランドへの就能を示す。
[0240] 「Funct unit exec」は、機能ユーットに 10240] 「Funct unit exec」は、機能ユーットに 10240] 「Funct unit exec」は、根態ユーットで・一分を実行を示す。 1016おとびる&の一位、任意の演算を表わし、「ソース1オペランド、ソース2オペラン・「十分元」の形である。より異体的には、示されるソースレジスタは、レジスタ、すなわち一時またはマッピング×86レジスタである。 a&bーcの例では、「こ」の値は行先を表わし、結果バスおよびリオーダバッファから、予測実行ストリームの次の参照への局所的な転送を示す。

[0241] 「Result Bus arb」は、結果をリオーダバ ッファ、およびこの結果に対応するオペランドタグを展 特しているためにその結果を必要とするかもしれない他 の何らかの機能ユニットに伝送するために、結果り、28 80へのアクセスを調停している時間を示す。

【0242】「Result Bus forward」は、結果がある機能ユニットからこの結果を未処理のオペランドとして必要としている他の機能ユニットに転送している時間を示す。

【0243】「ROB write result」は、機能ユニットからの結果がリオーダバッファに書込まれている時間を示す。

【0244】「ROB tag forward」は、リオーダバッファが機能ユニットに、現在まだ結果が出ていないオペランドの代わりにオペランドタグを転送している時間を示

【0245】「REGF write/retire 」は、結果がリオー ダバッファのFIFOキューからレジスタファイルに格 納されている時間を示す。 【0246】「EIP(31:0)」はリタイアPC値を示す。前込リクーンは運転分検を持たないので、マイ のロプロセッサは、おずか1つのPCで物込リターンの 際に再始動できる、リタイアPC値まなはEIPは、リ オーグパッファ885のリタイア論類925内に含まれ 。EIPは、マイクロプロセッサ500に関して既に 説明したリタイアPCと類似している。リタイア論理9 25は、マイクロプロセッサ500のリタイア論理2 と実験似した観念を表す。

【0247】図16のタイミング図は、X86バイトの 逐次的ストリームを実行しているマイクロプロセッサ8 00を示す。この例では、予測実行経路が実際に行なわ れ、また命令キャッシュから直接利用可能である。

[0248] 命令規題の第1の段階は、命令フェッチである。 図示のとおり、このクロックサイクルは命令キャッシュの動作を行なうのに葉やされる、命令キャッシェ 810は、クロックサイクルのPh1の間に新しいフェッチPC(FPC)を形成し、第2のクロックサイクルにおいて命令キャッシュのキャッシュアレイにアクセス すいまい (131) として示される)は、ストアアレイと選別して総形命令キャッシュのタケアレイにアクレイを表別して総形命令キャッシュのタケアレイにアクレイを表別して総形命令キャッシュのタケアレイにアクレイを表別して表別していまった。 第25年のアナルにアクレイとアクレイにアクレイとアクレイとアクレイを表して表別していまい。 第25年のアナルにアクレイとアクレイとアクレイとアクレイとアクレイとアクレイとアクレイをアクレイにアクレイとアクレイにアクレイにアクレイとアクレイとアクレイトのアクロースを表しまります。 第25年のアナル・アクロースを表しまります。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表しまります。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表しまります。 第25年のアナル・アクロースを表します。 第25年のアナル・アクロースを表しまする。 第25年ののアナル・アクロースを表しまする。 第25年ののアナル

【0249】命令キャッシュ内のクグおよびストアアレイにアクセスするのに加えて、フェッチPCはまたブロック予研アレイ「ICNXTBLKにアクセスする。このブロック予測アレイは、どのX86パイトか予測実行されるかを説別し、次の予測実行されるブロックが逐次的であるか非認定的であるかを説明する。Ph2でアクセスされるこの情報は、現在フェッチされているブロックのどのバイトがバイトさして送られるかを決定する。

[0250]バイトキュー815は、前にフェッチされ ているが機能ユニットにまだ扱入されておらずそこにス トアされたX86パイトを現在有しているかもしれな い、この場合には、バイト完潔位置が命令キャッシュ8 10に示されて、第1の予測パイトであとの量だけシフト して、より古いX86パイトの核を充満する。

[0251]フェッチのクロック相Ph2で分検予測情 能が起こるので、プリフェッチユニット83のによって プリフェッチされるべき次のプロックは逐次的であって も非窓次的であってもよい、というのほどちらの場合に も、キャッシュアレイに再びアクセスするのに1クロッ クサイクルあるからである。したがって、分検予制アレイによって、プロック外の特が、次の逐次的ブロック にアクセスするのと同じ相対的性能を有することがで き、性節の向上を与える。

【0252】デコード1/デコード2パイプライン段階 を次に説明する。デコード1の初めに、プリフェッチさ れ、予測実行されたバイトが、指定された充満位置でバ イトキュー815に送られる。これは図16のタイミン グ図にICBYTEnB(12:0)として示され、デ コード1のPh1でアサートする。これらのバイトは、 バイトキュー内の何らかの未処理のバイトと併合され る。バイトキューはプリデコード状態の5つのビット と、 未処理のX86バイトとを含み、命令の境界がどこ にあるかを示す。バイトキューの先頭は、次に予測実行 されたX86命令の初めにある。デコード1のクロック 相Ph 1の中程で、命令キャッシュからの次のバイトの ストリームが、バイトキュー815内の既存のバイトと 併合され、併合されたストリームがスキャンのためにデ コーダ805に与えられる。デコーダ805は、各命令 がとるROPの数、および対応するROP投入位置D O、D1、D2、およびD3とopコードの整列を可能 にするようにopコードの位置を決定し、ここでDOに あるROPが投入すべき次のROPである。デコーダ8 05は、バイトキュー815内の各X86命令のプログ ラムカウンタPCのコピーを、命令の境界間のバイト数 をカウントするか、または命令キャッシュ内の分岐を検 出して、その位置からフェッチされた第1のX86バイ トにターゲットPC値を付けることによって維持する。 【0253】opコードおよびROP位置付け情報、な らびにバイトキュー815にストアされた即値フィール ドを用いることで、デコーダ805はデコード1のクロ ック相Ph 2およびデコード 2のクロック相Ph 1の間 に以下の情報をスタティックに決定する。すなわち、 1)機能ユニット行先、2)ソースA/Bおよび行先才 ペランドポインタ値、3)ソースおよび行先動作のサイ ズ、および4)もしあれば、即値アドレスおよびデータ 値である。デコード2のクロック相Ph1の終わりに、 すべてのレジスタ読出および書込ポインタが解決され、 動作が決定される。これは図16のタイミング図でソー スA/Bポインタ値のアサートによって示される。 【0254】図16のタイミング図に示されるデコード 2パイプライン段階において、リオーダバッファエント リは、次のクロック相で投入され得る対応するROPに 割当てられる。したがって、4つまでの付加的なROP が、デコード2のPh1クロック相の間に16エントリ リオーダバッファ885内のエントリを割当てられる。 デコード2のPh 2クロック相の間、割当てられたすべ てのROPに関するソース読出ポインタが、リオーダバ ッファに含まれる推論ROPのキューにアクセスしなが ら、同時にレジスタファイルから読出される。レジスタ ファイルおよびリオーダバッファアレイの両方のこの同 時アクセスによって、マイクロプロセッサ800は、実 際のレジスタファイル値を用いるか、またはリオーダバ ッファからオペランドもしくはオペランドタグを転送す るかを修で選択することができる。Ph1においてリオーグバッファ内の4つのROPエントリをまず割当て、次にPh2でリオーダバッファをスキャンすることによって、まだ推論状態にあるすべての前のROPと祭行されている現在のROPについて読出の範囲性をマイクロプロセッサ800は同時に振すことができる。これは、図16のタイミング図に、REGF/ROBアクセスおよびタグのチェックによって示される。

【0255】実行バイブライン段階において、ROP は、専用のpコードバスおよび説出オペランドバスによって機能エーットに投入される。専用のpコードバス は、ROPののpコードを機能エニットに送り、一方、 説出オペランドバスはオペランドまたはオペランドグ をこのような機能エニットに送っている間の時間は、 図16のタイミング図では持号「NB read operand bus es」によって示される。

【0256】実行パイプライン段階のPh1クロック相の後半で、機能ユニットはこのよう交機能ユニットにどのROPが扱入されたか、およびこのような機能ユニット内の局所待合かセステーションから何らかの未処理のROPの扱入準備ができているかを判断する。特合かセステーション内に含まれる最も古い命が最初に実行されることが確実になるように、機能ユニットの特合かセステーションでFIFOが維持されることに注目された

【0257】命令が機能ユニット内で実行準備ができている場合には、実行パイプライン限階のPh10層ぐにこのような実行を始め、この段階のPh2におたスクティックに減く、Ph2の終わりに、機能ユニットは、図16の結果パスのうちの1つに対して関停する。言い接えれば、結果パス調停信号がこの時間の間にアサートされる。機能ユニットが結果パスへのアクセスを許可されると、これは後続のPh1で削当てられた結果パスを駆動する。これ

(0.258] 図16のタイミング図で示される結果パイ プライン段階は、結果をある機能ユニットからこのよう な結果を必要したいる別のものへと転送することを示す。結果パイプライン段階のクロック相Ph1において、推論ROPの位置は、行先結果および何らのか状態 マナース・アンドッフに需込まれる。リオーグバッファ内のこのエントリは、割当てられたとした在効であるという指示を与えられる。一旦割当てられたエントリがこのように確立されると、リオーグバッファは、リクエストされた選出アクセスの受取の際に、オペランドタグではなくオペランドテクを直接を送すること、オペランドをうる。結果パイプライン段階のクロック相Ph2において、新しく割当でもれたを受する。結果パイプライン段階のクロック相Ph2において、新しく割当でもたたを受する。後のROPによって検出 され得る。これは、図16のタイミング図において、「ROB tag forward 」を介してソースA/Bオペランド バスへの結果Cの直接転送として示される。

【0259】用尽パイプライン段階は、図16のタイミ ング図のパイプラインの最終段階である。この段階は、 EIPレジスタの形での真のプログラムカウンタ(リタ イアPC)が維持され、バス指示EIP(31:0)に よって示されるように更新される段階である。図16に 示されるように、EIP(31:0)のタイミング図 は、リオーダバッファからレジスタファイルへの命令の 格納の際に、新しいPC(またはリタイアPC)が発生 されるところを示す。リオーダバッファからレジスタフ ァイルへの結果の格納の実際の動作は、図16の「REGF write/retier 」と符号を付される信号によって示され る。図16において、用尽パイプライン段階のクロック 相Ph1において、動作の結果はレジスタファイルに書 込まれ、EIPレジスタはこの命令がもう実行されたこ とを反映するように更新される。リオーダバッファ内の 対応するエントリは、値がリオーダバッファからレジス タファイルへと書込まれるのと同じクロック相Ph1に おいて割当から外される。リオーダバッファ内のこのエ ントリが割当から外されたので、レジスタCへの後続の 参照は、リオーダバッファからの推論読出ではなく、レ ジスタファイルからの読出となる。この態様で、マイク ロプロセッサのアーキテクチャ状態が真に反映される。 【0260】図17は、分岐誤予測の際のプロセッサ8 00のタイミング図である。図17のタイミング図は、 以下を除いては図16のタイミング図と同じ信号タイプ を示す。

【0261】BRN_MISP信号は、分岐額予測が起こったときを示す。XTARGET (31:0) 信号 は、予測されたターゲット分岐命令が分岐ユニット83 5に送られるときを示す。

[0262] 図17のタイミング図は、分岐調予書もよび間段の開めてイタロブロセッチ80ののパイプラインの段階を示す。このタイミング図は、第1のサイクルが分岐の実行サイクルであり、かつ途域のサイクルがイフルでは関わると反応する。この特定の実施例において、調予測された分岐命令の実行の完了から正しい経路の実行の開始まで3サイクルの返歴が存在することが認められる。

【0 26 3】図1 7に示されるパイプラインのフェッチ 段階は、XTARGET (31:0) バスが、命令キャ ッシュ81 0に予測されたケーゲットに関しての情報を 与えるために、分数機能ユニット835から命令キャッ シュ81 0に駆動されることを除いては、図16の通常 のフェッチ段階で類似している。分域機能ユーットは、 分検訓予測が実際に起こったことを判断する、マイクロ プロセッサ80 0のプロックであることが認められる。 小機機能ユーットはまた、正しいターゲットを背質す る。このターゲットは、結果VX2880を介して試予測 状態指示とともに結果がリオーダバッファに戻されるの と同じときに送られる。結果VXはは定た、真の分岐が起 こった場合に分娩命令を用形とする際にと「Pレジスタ 変更折するためが正しいPC値をもむ、XTARGET バスは、フェッチされたPCバスに駆動され、命令キャ ッシュアレイがアクセスされる。ヒットが起これば、バ イと協作と同様にゾイトキューに述られる。

【0264】 調予側が起これば、バイトキュー815内 のすべてのバイトは、信号BRN_MISPのサナート で、フェッチの第1の相において自動的にクリアされ る。訂正された経路がフェッチされ、デコードされるま では、さらなるROPはデコーダ805から発行されな い。

【0265】割予測の結果状態がリオーゲバッファにフ エッチパイプライン段階のクロック相Ph 1 において戻 されるとき。銀予測状態指示が領予測の後のすべての推 論ROPに送られ、そのためこれらはレジスクファイル またはメモリに就と参替されない。これらの命が大い 用済とされるべきとき、リオーゲバッファ内のこれらの エントリは割当から外されて、さらなるROPが収入さ れることと可能にする。

【0266】分岐誤予測の間のデコード1パイプライン 段階に関して、訂正された経路をデコードするための経 筋の残りは、命令キャッショ810の1区NXTBに 大レイにおける予測情報の更新を除いて、逐次等的と、 ッチの場合と同じてある。分岐の正しい方向が、予測ア レイ I C N X T B L K の分岐が賦予測されたその中のキャッシュプロップに響込まれる。

【0267】誤予測の間のパイプライン段階デコード 2、実行、結果、用済は、図16で議論したものと実質 的に同じである。

【0268】VI. 結論-スーパースカラ高性能特徴 マイクロプロセッサによって実行されるコードから実質 的な並列性を引出すことで、本発明のマイクロプロセッ サにおいて高性能が達成される。命令タグ付与、待合わ せステーション、転送を伴う結果バスによって、オペラ ンドハザードが無関係の命令の実行を妨げることを防 ぐ。マイクロプロセッサのリオーダバッファ (ROB) は多数の利点を達成する。ROBは一種のレジスタ再指 定を用いて、行先としての同じレジスタの異なる使用を 区別し、そうでなければこれは並列性を損なってしまう 恐れがある。リオーダバッファにストアされたデータは マイクロプロセッサの予測実行状態を表わし、一方レジ スタファイルにストアされたデータはマイクロプロセッ サの現在の実行状態を表わす。さらに、リオーダバッフ ァは割込の際のプログラムの逐次的状態を守る。さら に、リオーダバッファは、未解決の条件付分岐を越える 実行を許可することによりさらなる並列性を可能にす る。並列性はさらに、高いバンド幅の命令フェッチを与

えるオンボードの命令キャッシュ(ICACHE)によって、分岐の影響を最小にする分岐予測によって、そしてロードおよびストア動作に関する待ち時間を最小にするオンボードのデータキャッシュ(DCACHE)によってさらに促進される。

【0269】本売明のスーパースカラアロセッサは、いくつかの樹成要素を共有することによってダイの窓間を対象的を向いていて、代能を向上する。より具体的には、マイクロプロセッサの鑑数ユニットは、光通の、共有データ処理パス上にある。これらの職能ユニットは、同じデータ処理パス上やはり結合される複数の特合わせステーションを含む、整数および浮動・数点振出ニットは、データル型パス上やはり結合される複数の特点・エットを生有する。さらに、整数および浮動・数点振出ニットは、大通デコーダおよび共通ロード/スの機能ユニットは、大通デコーダおよび共通ロード/スの大量が表した。内閣デドレスデータ(11AD)バスは、本売明のマイクロプロセッサのいくつかの構成要構造での房所が適度を考える。

【0270】本発明のある好ましい特徴のみを、例示するために示したが、多くの変更および変形が起こるであ うう。したがって、前掲の特計請求の範囲は本発明の真 の精神に抱きされるすべての変更および変形を含むと意 図されることを理解されたい。

【図面の簡単な説明】 【図1】従来のスーパースカラマイクロプロセッサを示

すブロック図である。 【図2】本発明の高性能スーパースカラマイクロプロセッサの一実施例の簡略化されたブロック図である。

【図3】本発明の高性能スーパースカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図であ

【図4】本発明の高性能スーパースカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図であ

【図5】本発明の高性能スーパースカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図であ

3.

【図6】結果バスに対して調停している際に機能ユニットが受ける優先順位を表わす図である。

【図7】本発明のマイクロプロセッサにおける内部アド レスデータバス調停構成のブロック図である。

【図8】図3ないし図5のマイクロプロセッサの、逐次 処理の間のそのパイプラインの複数の段階を通してのタ イミング図である。

【図9】図8のタイミング図と類似しているが、分岐誤

予測および回復が起こる際のタイミング図である。 【図10】本発明のスーパースカラマイクロプロセッサ

の別の実施例のブロック図の一部である。 【図11】本発明のスーパースカラマイクロプロセッサの別の実施例のブロック図の一部である。

【図12】図10および図11のマイクロプロセッサの レジスタファイル、リオーダバッファおよび整数コアの ブロック図である。

【図13】図12のリオーダバッファのより詳細なブロック図である。

【図14】図10および図11のマイクロプロセッサが 用いる一般化された機能ユニットのブロック図である。 【図15】図10および図11のマイクロプロセッサが 用いる分岐機能ユニットのブロック図である。

【図16】逐次実行の間の図10および図11のマイクロプロセッサの動作のタイミング図である。

【図17】分岐誤予測および回復の間の図10および図 11のマイクロプロセッサの動作のタイミング図であ

【符号の説明】

200 マイクロプロセッサ

205 命令キャッシュ

210 命令デコーダ


215 整数コア


225 浮動小数点コア

235 レジスタファイル 240 リオーダバッファ


【図6】

| | RESULT BUS 0 | RESULT BUS 1 |
|-------------|-----------------|---------------------------|
| 優先噸位 | FPTSEC | FPTSEC (ワPっ 下4年 単分) |
| | SHFSEC | LSSEC |
| | ALU0 | ALU0 |
| ↓ 優先順位 低 | ALÚ1 | SHFSEC |







【図3】



【図5】







【図9】

| 分成銀子歩1の際のプロセッチの Stin の | | | | | | |
|------------------------|---------------|--------|---------|------------|----------|------------------|
| | 7244 | デコード | 奥行 | 纸果/rob | 用人/regi | |
| PH1 | | | | | - | |
| FPC(31:0) | C 0000 | X news | G | | 1 | |
| IBO-3(31:0) | \rightarrow | l ! | XDEW/ - | T¦ | 111 | |
| Source A/B pointers | ! | l ! | _ Snewa | 57X, | 1 | |
| REGE/ROB access | | | | FINDX - | | |
| Issue instr/dest tags | | | 1. * | Xtads/ | | |
| A/B read oper buses | | l ! | l. * | MARKY. | | <₽¥ |
| Funct unit exec. | | l¦ | | - (28 b->r | X 703.0- | XC40-> |
| Result hus arh | | 1: | l i— | 1 | Z | |
| Result hus forward | | 1 ! | l ¦ | | (C) | |
| ROB write result | | | | | | |
| ROB tag forward | | l ¦ | l i | l ; . > | - Xere | Y |
| REGE write/retire. | ١ | 1 | l ! | 11 | | <u>-</u> -7- |
| PC(31-0) | l | l | l | L . i | | XDBW DC |
| Branch Mispredict | | | | 1 | 141 | |
| XFPC(31:0) | | newoc | k.! | 1 | 1 | 4 |
| | | | | 1 | 1 | |


[図10]




【図11】




【図12】




【図13】



【図14】



【図15】



【図16】

| 遂次東行におけるプロセッサのタイミング図 | | | | | | | |
|--|---------------|-------------------|-----------------|---------|-------------------|--------------------|--|
| | 7244 | マラーF1 | プラ・ド2 | 東行 | 结果/rob | FA/Fi/negi | |
| PH1 | / <u>\</u> | / :_ | / \ | /::_ | / ,_ | / , \ | |
| EPC(31:0) | C0003 | \propto | F.; | | | | |
| ICBYTEnB(12:0) | \rightarrow | Xinstr/ | | | | | |
| BYTFOn(7:0) | | _ Cinstr | <u>⊏X</u> | | | | |
| ROPmux(3:0) | | J;Q | nstr[3:0)× | | | اجتفحا | |
| Source A/B pointers | | li | -{cc/wr.p | | | Х ЭДУ | |
| REGE/ROB access. | | i | XIBI | | {i | -/i | |
| Jasue ROPs/dest tags. | | | | XMDESY | وتنجيا | ŀ <i>f</i> :i· · · | |
| A/R read oper buses | | | | | X180.0 | 65 | |
| Funct unit exec | | | 1 | - 1400- | 77000 | Philips. | |
| Result hus arb. | | | | -44- | (| | |
| Result bus forward ROB write result | | | | 4 | P=1 | | |
| | | | 1 | 1- | Xc re | D-1 | |
| ROB tag forward | | | | | 70.00 | | |
| FIP(31:0) | | | | | !-= | NIEW DC | |
| HIP(31:0) | | | 111 | 11 | 1! | Tampab. | |
| L | | | | | | | |

【図17】

| 分岐族子郷1の前のプロセッキッタ(ミング国 | | | | | | | | |
|---|-------|----------------|--------------|------------------|------------|-----|--|--|
| | exec | 724/1/ targ | ずっギ1 | デューギ2 | 東4年 | 編果 | | |
| PH1 | | / | | | / | ·\ | | |
| FPG(31:0) | - | | DC | ļ¦ | | | | |
| ICBYTEnB(12:0) | | I . P | Xinstr/ | T | | | | |
| | | 1.1; | | PX ; | | | | |
| BOPmux(3:0) | | 1.11.0 | nstr(3:01X | | | | | |
| Source A/B pointers | l ¦ | 1-1; | | .COWL | 113× | | | |
| REGE/ROB access. | | 1-11 | 1;> | XIa | ×. ; | | | |
| Issua ROPs/dest tags | | 1-44 | | J | XODY. | l | | |
| A/B read oper huses | | 1-11 | | 11 | X_X. | | | |
| Funct unit exec. | | | | 11 | - 358055 | ēX, | | |
| Result bus arb. | | -1-1- | | - i - | | | | |
| Result bus forward | ļ; | ٠٠ناوا | ļj | li | . لابعــ ا | | | |
| ROB write result | l - i | / | | - i - | <u></u> | V | | |
| ROB tag forward | | - -i | | lj | | | | |
| REGE write/retire | | 4-1 | · | li | | | | |
| BRN MISP | 1 | 1-17 | <u> </u> | 1 | 1 | l i | | |
| XTARGET(31:0) | | Klargy | Ii | 1 | 1 | 1 | | |

フロントページの続き

(72)発明者 デイビッド・ビィ・ウィット アメリカ合衆国、78759 テキャス州、オ ースティン、バスファインダー・ドライ ブ、6318 (72)発明者 ウィリアム・エム・ジョンソン アメリカ合衆国、78746 テキサス州、オ ースティン、クリスティ・ドライブ、102